/[gxemul]/trunk/src/devices/dev_pccmos.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/devices/dev_pccmos.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 6 by dpavlin, Mon Oct 8 16:18:11 2007 UTC revision 18 by dpavlin, Mon Oct 8 16:19:11 2007 UTC
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *     *  
27   *   *
28   *  $Id: dev_pccmos.c,v 1.3 2005/05/20 08:59:58 debug Exp $   *  $Id: dev_pccmos.c,v 1.8 2005/10/26 14:37:04 debug Exp $
29   *     *  
30   *  PC CMOS/RTC device.   *  PC CMOS/RTC device.
31   *   *
32   *  This is mostly bogus.   *  The main point of this device is to be a "PC style wrapper" for accessing
33     *  the MC146818 (the RTC). In most other respects, this device is bogus, and
34     *  just acts as a 256-byte RAM device.
35   */   */
36    
37  #include <stdio.h>  #include <stdio.h>
# Line 63  int dev_pccmos_access(struct cpu *cpu, s Line 65  int dev_pccmos_access(struct cpu *cpu, s
65  {  {
66          struct pccmos_data *d = (struct pccmos_data *) extra;          struct pccmos_data *d = (struct pccmos_data *) extra;
67          uint64_t idata = 0, odata = 0;          uint64_t idata = 0, odata = 0;
68            unsigned char b = 0;
69    
70          idata = memory_readmax64(cpu, data, len);          if (writeflag == MEM_WRITE)
71                    b = idata = memory_readmax64(cpu, data, len);
72    
73          switch (relative_addr) {          /*
74          case 0: if (writeflag == MEM_WRITE) {           *  Accesses to CMOS register 0 .. 0xd are rerouted to the
75             *  RTC; all other access are treated as CMOS RAM read/writes.
76             */
77    
78            if ((relative_addr & 1) == 0) {
79                    if (writeflag == MEM_WRITE) {
80                          d->select = idata;                          d->select = idata;
81                          if (idata <= 0x0d)                          if (idata <= 0x0d) {
82                                  cpu->memory_rw(cpu, cpu->mem,                                  cpu->memory_rw(cpu, cpu->mem,
83                                      PCCMOS_MC146818_FAKE_ADDR, data, 1,                                      PCCMOS_MC146818_FAKE_ADDR, &b, 1,
84                                      MEM_WRITE, PHYSICAL);                                      MEM_WRITE, PHYSICAL);
85                            }
86                  } else                  } else
87                          odata = d->select;                          odata = d->select;
88                  break;          } else {
89          case 1: if (d->select <= 0x0d) {                  if (d->select <= 0x0d) {
90                          if (writeflag == MEM_WRITE)                          if (writeflag == MEM_WRITE) {
91                                  cpu->memory_rw(cpu, cpu->mem,                                  cpu->memory_rw(cpu, cpu->mem,
92                                      PCCMOS_MC146818_FAKE_ADDR + 1, data, 1,                                      PCCMOS_MC146818_FAKE_ADDR + 1, &b, 1,
93                                      MEM_WRITE, PHYSICAL);                                      MEM_WRITE, PHYSICAL);
94                          else                          } else {
95                                  cpu->memory_rw(cpu, cpu->mem,                                  cpu->memory_rw(cpu, cpu->mem,
96                                      PCCMOS_MC146818_FAKE_ADDR + 1, data, 1,                                      PCCMOS_MC146818_FAKE_ADDR + 1, &b, 1,
97                                      MEM_READ, PHYSICAL);                                      MEM_READ, PHYSICAL);
98                          return 1;                                  odata = b;
99                            }
100                  } else {                  } else {
101                          if (writeflag == MEM_WRITE)                          if (writeflag == MEM_WRITE)
102                                  d->ram[d->select] = idata;                                  d->ram[d->select] = idata;
103                          else                          else
104                                  odata = d->ram[d->select];                                  odata = d->ram[d->select];
105                  }                  }
                 break;  
         default:  
                 if (writeflag == MEM_WRITE) {  
                         fatal("[ pccmos: unimplemented write to address 0x%x"  
                             " data=0x%02x ]\n", (int)relative_addr, (int)idata);  
                 } else {  
                         fatal("[ pccmos: unimplemented read from address 0x%x "  
                             "]\n", (int)relative_addr);  
                 }  
106          }          }
107    
108          if (writeflag == MEM_READ)          if (writeflag == MEM_READ)
# Line 116  int dev_pccmos_access(struct cpu *cpu, s Line 118  int dev_pccmos_access(struct cpu *cpu, s
118  int devinit_pccmos(struct devinit *devinit)  int devinit_pccmos(struct devinit *devinit)
119  {  {
120          struct pccmos_data *d = malloc(sizeof(struct pccmos_data));          struct pccmos_data *d = malloc(sizeof(struct pccmos_data));
121            int irq_nr, type = MC146818_PC_CMOS, len = DEV_PCCMOS_LENGTH;
122    
123          if (d == NULL) {          if (d == NULL) {
124                  fprintf(stderr, "out of memory\n");                  fprintf(stderr, "out of memory\n");
# Line 123  int devinit_pccmos(struct devinit *devin Line 126  int devinit_pccmos(struct devinit *devin
126          }          }
127          memset(d, 0, sizeof(struct pccmos_data));          memset(d, 0, sizeof(struct pccmos_data));
128    
129            /*
130             *  Different machines use different IRQ schemes.
131             */
132            switch (devinit->machine->machine_type) {
133            case MACHINE_CATS:
134                    irq_nr = 32 + 8;
135                    type = MC146818_CATS;
136                    d->ram[0x48] = 20;              /*  century  */
137                    len = DEV_PCCMOS_LENGTH * 2;
138                    break;
139            case MACHINE_X86:
140                    irq_nr = 16;    /*  "No" irq  */
141                    break;
142            default:fatal("devinit_pccmos(): unimplemented machine type"
143                        " %i\n", devinit->machine->machine_type);
144                    exit(1);
145            }
146    
147          memory_device_register(devinit->machine->memory, devinit->name,          memory_device_register(devinit->machine->memory, devinit->name,
148              devinit->addr, DEV_PCCMOS_LENGTH, dev_pccmos_access, (void *)d,              devinit->addr, len, dev_pccmos_access, (void *)d,
149              MEM_DEFAULT, NULL);              MEM_DEFAULT, NULL);
150    
151          dev_mc146818_init(devinit->machine, devinit->machine->memory,          dev_mc146818_init(devinit->machine, devinit->machine->memory,
152              PCCMOS_MC146818_FAKE_ADDR, 16  /*  NOTE/TODO: No irq  */,              PCCMOS_MC146818_FAKE_ADDR, irq_nr, type, 1);
             MC146818_PC_CMOS, 1);  
153    
154          return 1;          return 1;
155  }  }
Legend:
Removed from v.6  
changed lines
  Added in v.18
  ViewVC Help
Powered by ViewVC 1.1.26