/[gxemul]/trunk/src/memory_rw.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/memory_rw.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 4 by dpavlin, Mon Oct 8 16:18:00 2007 UTC revision 16 by dpavlin, Mon Oct 8 16:19:01 2007 UTC
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *   *
27   *   *
28   *  $Id: memory_rw.c,v 1.16 2005/04/19 01:24:35 debug Exp $   *  $Id: memory_rw.c,v 1.65 2005/10/10 18:43:36 debug Exp $
29   *   *
30   *  Generic memory_rw(), with special hacks for specific CPU families.   *  Generic memory_rw(), with special hacks for specific CPU families.
31   *   *
# Line 68  Line 68 
68  int MEMORY_RW(struct cpu *cpu, struct memory *mem, uint64_t vaddr,  int MEMORY_RW(struct cpu *cpu, struct memory *mem, uint64_t vaddr,
69          unsigned char *data, size_t len, int writeflag, int cache_flags)          unsigned char *data, size_t len, int writeflag, int cache_flags)
70  {  {
71    #ifdef MEM_ALPHA
72            const int offset_mask = 0x1fff;
73    #else
74            const int offset_mask = 0xfff;
75    #endif
76    
77  #ifndef MEM_USERLAND  #ifndef MEM_USERLAND
78          int ok = 1;          int ok = 1;
79  #endif  #endif
80          uint64_t paddr;          uint64_t paddr;
81          int cache, no_exceptions, offset;          int cache, no_exceptions, offset;
82          unsigned char *memblock;          unsigned char *memblock;
83  #ifdef BINTRANS  #ifdef MEM_MIPS
84          int bintrans_cached = cpu->machine->bintrans_enable;          int bintrans_cached = cpu->machine->bintrans_enable;
         int bintrans_device_danger = 0;  
85  #endif  #endif
86            int bintrans_device_danger = 0;
87    
88          no_exceptions = cache_flags & NO_EXCEPTIONS;          no_exceptions = cache_flags & NO_EXCEPTIONS;
89          cache = cache_flags & CACHE_FLAGS_MASK;          cache = cache_flags & CACHE_FLAGS_MASK;
90    
 #ifdef MEM_PPC  
         if (cpu->cd.ppc.bits == 32)  
                 vaddr &= 0xffffffff;  
 #endif  
   
91  #ifdef MEM_X86  #ifdef MEM_X86
92          if (cpu->cd.x86.bits == 32) {          /*  Real-mode wrap-around:  */
93                  if ((vaddr >> 32) == 0xffffffff)          if (REAL_MODE && !(cache_flags & PHYSICAL)) {
94                          vaddr &= 0xffffffff;                  if ((vaddr & 0xffff) + len > 0x10000) {
95                            /*  Do one byte at a time:  */
96                  /*  TODO: Actual address translation  */                          int res = 0, i;
97                  if ((vaddr >> 32) == 0) {                          for (i=0; i<len; i++)
98                          vaddr &= 0x0fffffff;                                  res = MEMORY_RW(cpu, mem, vaddr+i, &data[i], 1,
99                                        writeflag, cache_flags);
100                          if (cpu->cd.x86.mode == 16) {                          return res;
101                                  vaddr = (cpu->cd.x86.cursegment<<4) +                  }
102                                      (vaddr & 0xffff);          }
103                                  /*  TODO: A20 stuff  */  
104                                  if ((vaddr & 0xffff) + len > 0x10000) {          /*  Crossing a page boundary? Then do one byte at a time:  */
105                                          fatal("x86 memory access crossing"          if ((vaddr & 0xfff) + len > 0x1000 && !(cache_flags & PHYSICAL)
106                                              " segment boundary: TODO\n");              && cpu->cd.x86.cr[0] & X86_CR0_PG) {
107                                          cpu->running = 0;                  /*  For WRITES: Read ALL BYTES FIRST and write them back!!!
108                        Then do a write of all the new bytes. This is to make sure
109                        than both pages around the boundary are writable so we don't
110                        do a partial write.  */
111                    int res = 0, i;
112                    if (writeflag == MEM_WRITE) {
113                            unsigned char tmp;
114                            for (i=0; i<len; i++) {
115                                    res = MEMORY_RW(cpu, mem, vaddr+i, &tmp, 1,
116                                        MEM_READ, cache_flags);
117                                    if (!res)
118                                            return 0;
119                                    res = MEMORY_RW(cpu, mem, vaddr+i, &tmp, 1,
120                                        MEM_WRITE, cache_flags);
121                                    if (!res)
122                                            return 0;
123                            }
124                            for (i=0; i<len; i++) {
125                                    res = MEMORY_RW(cpu, mem, vaddr+i, &data[i], 1,
126                                        MEM_WRITE, cache_flags);
127                                    if (!res)
128                                            return 0;
129                            }
130                    } else {
131                            for (i=0; i<len; i++) {
132                                    /*  Do one byte at a time:  */
133                                    res = MEMORY_RW(cpu, mem, vaddr+i, &data[i], 1,
134                                        writeflag, cache_flags);
135                                    if (!res) {
136                                            if (cache == CACHE_INSTRUCTION) {
137                                                    fatal("FAILED instruction "
138                                                        "fetch across page boundar"
139                                                        "y: todo. vaddr=0x%08x\n",
140                                                        (int)vaddr);
141                                                    cpu->running = 0;
142                                            }
143                                          return 0;                                          return 0;
144                                  }                                  }
145                          }                          }
146                  }                  }
147                    return res;
148          }          }
149  #endif  #endif  /*  X86  */
   
 #ifdef MEM_URISC  
         {  
                 uint64_t mask = (uint64_t) -1;  
                 if (cpu->cd.urisc.wordlen < 64)  
                         mask = ((int64_t)1 << cpu->cd.urisc.wordlen) - 1;  
                 vaddr &= mask;  
         }  
 #endif  
150    
151  #ifdef MEM_MIPS  #ifdef MEM_MIPS
 #ifdef BINTRANS  
152          if (bintrans_cached) {          if (bintrans_cached) {
153                  if (cache == CACHE_INSTRUCTION) {                  if (cache == CACHE_INSTRUCTION) {
154                          cpu->cd.mips.pc_bintrans_host_4kpage = NULL;                          cpu->cd.mips.pc_bintrans_host_4kpage = NULL;
155                          cpu->cd.mips.pc_bintrans_paddr_valid = 0;                          cpu->cd.mips.pc_bintrans_paddr_valid = 0;
156                  }                  }
157          }          }
 #endif  
158  #endif  /*  MEM_MIPS  */  #endif  /*  MEM_MIPS  */
159    
160  #ifdef MEM_USERLAND  #ifdef MEM_USERLAND
161    #ifdef MEM_ALPHA
162            paddr = vaddr;
163    #else
164          paddr = vaddr & 0x7fffffff;          paddr = vaddr & 0x7fffffff;
165    #endif
166          goto have_paddr;          goto have_paddr;
167  #endif  #endif
168    
# Line 155  int MEMORY_RW(struct cpu *cpu, struct me Line 186  int MEMORY_RW(struct cpu *cpu, struct me
186    
187          if (cache_flags & PHYSICAL || cpu->translate_address == NULL) {          if (cache_flags & PHYSICAL || cpu->translate_address == NULL) {
188                  paddr = vaddr;                  paddr = vaddr;
189    
190    #ifdef MEM_ALPHA
191                    /*  paddr &= 0x1fffffff;  For testalpha  */
192                    paddr &= 0x000003ffffffffffULL;
193    #endif
194    
195    #ifdef MEM_IA64
196                    /*  For testia64  */
197                    paddr &= 0x3fffffff;
198    #endif
199    
200    #ifdef MEM_PPC
201                    if (cpu->cd.ppc.bits == 32)
202                            paddr &= 0xffffffff;
203    #endif
204    
205    #ifdef MEM_SH
206                    paddr &= 0xffffffff;
207    #endif
208          } else {          } else {
209                  ok = cpu->translate_address(cpu, vaddr, &paddr,                  ok = cpu->translate_address(cpu, vaddr, &paddr,
210                      (writeflag? FLAG_WRITEFLAG : 0) +                      (writeflag? FLAG_WRITEFLAG : 0) +
211                      (no_exceptions? FLAG_NOEXCEPTIONS : 0)                      (no_exceptions? FLAG_NOEXCEPTIONS : 0)
212    #ifdef MEM_X86
213                        + (cache_flags & NO_SEGMENTATION)
214    #endif
215    #ifdef MEM_ARM
216                        + (cache_flags & MEMORY_USER_ACCESS)
217    #endif
218                      + (cache==CACHE_INSTRUCTION? FLAG_INSTR : 0));                      + (cache==CACHE_INSTRUCTION? FLAG_INSTR : 0));
219                  /*  If the translation caused an exception, or was invalid in                  /*  If the translation caused an exception, or was invalid in
220                      some way, we simply return without doing the memory                      some way, we simply return without doing the memory
# Line 168  int MEMORY_RW(struct cpu *cpu, struct me Line 224  int MEMORY_RW(struct cpu *cpu, struct me
224          }          }
225    
226    
227    #ifdef MEM_X86
228            /*  DOS debugging :-)  */
229            if (!quiet_mode && !(cache_flags & PHYSICAL)) {
230                    if (paddr >= 0x400 && paddr <= 0x4ff)
231                            debug("{ PC BIOS DATA AREA: %s 0x%x }\n", writeflag ==
232                                MEM_WRITE? "writing to" : "reading from",
233                                (int)paddr);
234    #if 0
235                    if (paddr >= 0xf0000 && paddr <= 0xfffff)
236                            debug("{ BIOS ACCESS: %s 0x%x }\n",
237                                writeflag == MEM_WRITE? "writing to" :
238                                "reading from", (int)paddr);
239    #endif
240            }
241    #endif
242    
243  #ifdef MEM_MIPS  #ifdef MEM_MIPS
244          /*          /*
245           *  If correct cache emulation is enabled, and we need to simluate           *  If correct cache emulation is enabled, and we need to simluate
# Line 196  have_paddr: Line 268  have_paddr:
268    
269  #ifdef MEM_MIPS  #ifdef MEM_MIPS
270          /*  TODO: How about bintrans vs cache emulation?  */          /*  TODO: How about bintrans vs cache emulation?  */
 #ifdef BINTRANS  
271          if (bintrans_cached) {          if (bintrans_cached) {
272                  if (cache == CACHE_INSTRUCTION) {                  if (cache == CACHE_INSTRUCTION) {
273                          cpu->cd.mips.pc_bintrans_paddr_valid = 1;                          cpu->cd.mips.pc_bintrans_paddr_valid = 1;
274                          cpu->cd.mips.pc_bintrans_paddr = paddr;                          cpu->cd.mips.pc_bintrans_paddr = paddr;
275                  }                  }
276          }          }
 #endif  
277  #endif  /*  MEM_MIPS  */  #endif  /*  MEM_MIPS  */
278    
279    
         if (!(cache_flags & PHYSICAL))  
                 if (no_exceptions)  
                         goto no_exception_access;  
   
280    
281  #ifndef MEM_USERLAND  #ifndef MEM_USERLAND
282          /*          /*
# Line 221  have_paddr: Line 287  have_paddr:
287           *  to a device to           *  to a device to
288           */           */
289          if (paddr >= mem->mmap_dev_minaddr && paddr < mem->mmap_dev_maxaddr) {          if (paddr >= mem->mmap_dev_minaddr && paddr < mem->mmap_dev_maxaddr) {
 #ifdef BINTRANS  
290                  uint64_t orig_paddr = paddr;                  uint64_t orig_paddr = paddr;
 #endif  
291                  int i, start, res;                  int i, start, res;
292    
 #ifdef BINTRANS  
293                  /*                  /*
294                   *  Really really slow, but unfortunately necessary. This is                   *  Really really slow, but unfortunately necessary. This is
295                   *  to avoid the folowing scenario:                   *  to avoid the folowing scenario:
# Line 245  have_paddr: Line 308  have_paddr:
308                   *  on _any_ offset on pages that are device mapped avoids                   *  on _any_ offset on pages that are device mapped avoids
309                   *  this problem, but it is probably not very fast.                   *  this problem, but it is probably not very fast.
310                   */                   */
311                  if (bintrans_cached) {                  for (i=0; i<mem->n_mmapped_devices; i++)
312                          for (i=0; i<mem->n_mmapped_devices; i++)                          if (paddr >= (mem->dev_baseaddr[i] & ~offset_mask) &&
313                                  if (paddr >= (mem->dev_baseaddr[i] & ~0xfff) &&                              paddr <= ((mem->dev_baseaddr[i] +
314                                      paddr <= ((mem->dev_baseaddr[i] +                              mem->dev_length[i] - 1) | offset_mask)) {
315                                      mem->dev_length[i] - 1) | 0xfff)) {                                  bintrans_device_danger = 1;
316                                          bintrans_device_danger = 1;                                  break;
317                                          break;                          }
                                 }  
                 }  
 #endif  
318    
319                  i = start = mem->last_accessed_device;                  i = start = mem->last_accessed_device;
320    
# Line 269  have_paddr: Line 329  have_paddr:
329                                  if (paddr + len > mem->dev_length[i])                                  if (paddr + len > mem->dev_length[i])
330                                          len = mem->dev_length[i] - paddr;                                          len = mem->dev_length[i] - paddr;
331    
332  #ifdef BINTRANS                                  if (cpu->update_translation_table != NULL &&
333                                  if (bintrans_cached && mem->dev_flags[i] &                                      mem->dev_flags[i] & MEM_DYNTRANS_OK) {
                                     MEM_BINTRANS_OK) {  
334                                          int wf = writeflag == MEM_WRITE? 1 : 0;                                          int wf = writeflag == MEM_WRITE? 1 : 0;
335    
336                                          if (writeflag) {                                          if (writeflag) {
337                                                  if (paddr < mem->                                                  if (paddr < mem->
338                                                      dev_bintrans_write_low[i])                                                      dev_dyntrans_write_low[i])
339                                                          mem->                                                          mem->
340                                                          dev_bintrans_write_low                                                          dev_dyntrans_write_low
341                                                              [i] =                                                              [i] = paddr &
342                                                              paddr & ~0xfff;                                                              ~offset_mask;
343                                                  if (paddr > mem->                                                  if (paddr >= mem->
344                                                      dev_bintrans_write_high[i])                                                      dev_dyntrans_write_high[i])
345                                                          mem->                                                          mem->
346                                                          dev_bintrans_write_high                                                          dev_dyntrans_write_high
347                                                              [i] = paddr | 0xfff;                                                              [i] = paddr |
348                                                                offset_mask;
349                                          }                                          }
350    
351                                          if (!(mem->dev_flags[i] &                                          if (!(mem->dev_flags[i] &
352                                              MEM_BINTRANS_WRITE_OK))                                              MEM_DYNTRANS_WRITE_OK))
353                                                  wf = 0;                                                  wf = 0;
354    
355                                          update_translation_table(cpu,                                          cpu->update_translation_table(cpu,
356                                              vaddr & ~0xfff,                                              vaddr & ~offset_mask,
357                                              mem->dev_bintrans_data[i] +                                              mem->dev_dyntrans_data[i] +
358                                              (paddr & ~0xfff),                                              (paddr & ~offset_mask),
359                                              wf, orig_paddr & ~0xfff);                                              wf, orig_paddr & ~offset_mask);
360                                  }                                  }
 #endif  
361    
362                                  res = mem->dev_f[i](cpu, mem, paddr, data, len,                                  res = 0;
363                                      writeflag, mem->dev_extra[i]);                                  if (!no_exceptions || (mem->dev_flags[i] &
364                                        MEM_READING_HAS_NO_SIDE_EFFECTS))
365                                            res = mem->dev_f[i](cpu, mem, paddr,
366                                                data, len, writeflag,
367                                                mem->dev_extra[i]);
368    
369  #ifdef ENABLE_INSTRUCTION_DELAYS  #ifdef ENABLE_INSTRUCTION_DELAYS
370                                  if (res == 0)                                  if (res == 0)
# Line 311  have_paddr: Line 374  have_paddr:
374                                      ( (abs(res) - 1) *                                      ( (abs(res) - 1) *
375                                       cpu->cd.mips.cpu_type.instrs_per_cycle );                                       cpu->cd.mips.cpu_type.instrs_per_cycle );
376  #endif  #endif
377    
378    #ifndef MEM_X86
379                                  /*                                  /*
380                                   *  If accessing the memory mapped device                                   *  If accessing the memory mapped device
381                                   *  failed, then return with a DBE exception.                                   *  failed, then return with a DBE exception.
382                                   */                                   */
383                                  if (res <= 0) {                                  if (res <= 0 && !no_exceptions) {
384                                          debug("%s device '%s' addr %08lx "                                          debug("%s device '%s' addr %08lx "
385                                              "failed\n", writeflag?                                              "failed\n", writeflag?
386                                              "writing to" : "reading from",                                              "writing to" : "reading from",
# Line 326  have_paddr: Line 391  have_paddr:
391  #endif  #endif
392                                          return MEMORY_ACCESS_FAILED;                                          return MEMORY_ACCESS_FAILED;
393                                  }                                  }
394    #endif
395                                  goto do_return_ok;                                  goto do_return_ok;
396                          }                          }
397    
# Line 353  have_paddr: Line 418  have_paddr:
418                                  goto do_return_ok;                                  goto do_return_ok;
419                  }                  }
420                  break;                  break;
 #if 0  
 /*  Remove this, it doesn't work anyway  */  
         case MMU10K:  
                 /*  other cpus:  */  
                 /*  
                  *  SUPER-UGLY HACK for SGI-IP32 PROM, R10000:  
                  *  K0 bits == 0x3 means uncached...  
                  *  
                  *  It seems that during bootup, the SGI-IP32 prom  
                  *  stores a return pointers a 0x80000f10, then tests  
                  *  memory by writing bit patterns to 0xa0000xxx, and  
                  *  then when it's done, reads back the return pointer  
                  *  from 0x80000f10.  
                  *  
                  *  I need to find the correct way to disconnect the  
                  *  cache from the main memory for R10000.  (TODO !!!)  
                  */  
 /*              if ((cpu->cd.mips.coproc[0]->reg[COP0_CONFIG] & 7) == 3) {  */  
 /*  
                 if (cache == CACHE_DATA &&  
                     cpu->r10k_cache_disable_TODO) {  
                         paddr &= ((512*1024)-1);  
                         paddr += 512*1024;  
                 }  
 */  
                 break;  
 #endif  
421          default:          default:
422                  /*  R4000 etc  */                  /*  R4000 etc  */
423                  /*  TODO  */                  /*  TODO  */
# Line 390  have_paddr: Line 428  have_paddr:
428    
429          /*  Outside of physical RAM?  */          /*  Outside of physical RAM?  */
430          if (paddr >= mem->physical_max) {          if (paddr >= mem->physical_max) {
431                  if ((paddr & 0xffff000000ULL) == 0x1f000000) {  #ifdef MEM_MIPS
432                    if ((paddr & 0xffffc00000ULL) == 0x1fc00000) {
433                          /*  Ok, this is PROM stuff  */                          /*  Ok, this is PROM stuff  */
434                  } else if ((paddr & 0xfffff00000ULL) == 0x1ff00000) {                  } else if ((paddr & 0xfffff00000ULL) == 0x1ff00000) {
435                          /*  Sprite reads from this area of memory...  */                          /*  Sprite reads from this area of memory...  */
# Line 398  have_paddr: Line 437  have_paddr:
437                          if (writeflag == MEM_READ)                          if (writeflag == MEM_READ)
438                                  memset(data, 0, len);                                  memset(data, 0, len);
439                          goto do_return_ok;                          goto do_return_ok;
440                  } else {                  } else
441                          if (paddr >= mem->physical_max + 0 * 1024) {  #endif /* MIPS */
442                    {
443                            if (paddr >= mem->physical_max) {
444                                  char *symbol;                                  char *symbol;
445  #ifdef MEM_MIPS                                  uint64_t old_pc;
446                                  uint64_t offset;                                  uint64_t offset;
447    
448    #ifdef MEM_MIPS
449                                    old_pc = cpu->cd.mips.pc_last;
450    #else
451                                    /*  Default instruction size on most
452                                        RISC archs is 32 bits:  */
453                                    old_pc = cpu->pc - sizeof(uint32_t);
454  #endif  #endif
455                                  if (!quiet_mode) {  
456                                    /*  This allows for example OS kernels to probe
457                                        memory a few KBs past the end of memory,
458                                        without giving too many warnings.  */
459                                    if (!quiet_mode && !no_exceptions && paddr >=
460                                        mem->physical_max + 0x40000) {
461                                          fatal("[ memory_rw(): writeflag=%i ",                                          fatal("[ memory_rw(): writeflag=%i ",
462                                              writeflag);                                              writeflag);
463                                          if (writeflag) {                                          if (writeflag) {
# Line 431  have_paddr: Line 484  have_paddr:
484                                                                      data[i]);                                                                      data[i]);
485                                                  debug("}");                                                  debug("}");
486                                          }                                          }
487  #ifdef MEM_MIPS  
488                                            fatal(" paddr=0x%llx >= physical_max"
489                                                "; pc=", (long long)paddr);
490                                            if (cpu->is_32bit)
491                                                    fatal("0x%08x",(int)old_pc);
492                                            else
493                                                    fatal("0x%016llx",
494                                                        (long long)old_pc);
495                                          symbol = get_symbol_name(                                          symbol = get_symbol_name(
496                                              &cpu->machine->symbol_context,                                              &cpu->machine->symbol_context,
497                                              cpu->cd.mips.pc_last, &offset);                                              old_pc, &offset);
498  #else                                          fatal(" <%s> ]\n",
499                                          symbol = "(unimpl for non-MIPS)";                                              symbol? symbol : " no symbol ");
 #endif  
   
 /*  TODO: fix! not mips.pc_last for for example ppc  */  
   
                                         fatal(" paddr=%llx >= physical_max pc="  
                                             "0x%08llx <%s> ]\n",  
                                             (long long)paddr,  
                                             (long long)cpu->cd.mips.pc_last,  
                                             symbol? symbol : "no symbol");  
500                                  }                                  }
501    
502                                  if (cpu->machine->single_step_on_bad_addr) {                                  if (cpu->machine->single_step_on_bad_addr) {
503                                          fatal("[ unimplemented access to "                                          fatal("[ unimplemented access to "
504                                              "0x%016llx, pc = 0x%016llx ]\n",                                              "0x%llx, pc=0x",(long long)paddr);
505                                              (long long)paddr,                                          if (cpu->is_32bit)
506                                              (long long)cpu->pc);                                                  fatal("%08x ]\n",
507                                                        (int)old_pc);
508                                            else
509                                                    fatal("%016llx ]\n",
510                                                        (long long)old_pc);
511                                          single_step = 1;                                          single_step = 1;
512                                  }                                  }
513                          }                          }
514    
515                          if (writeflag == MEM_READ) {                          if (writeflag == MEM_READ) {
516    #ifdef MEM_X86
517                                    /*  Reading non-existant memory on x86:  */
518                                    memset(data, 0xff, len);
519    #else
520                                  /*  Return all zeroes? (Or 0xff? TODO)  */                                  /*  Return all zeroes? (Or 0xff? TODO)  */
521                                  memset(data, 0, len);                                  memset(data, 0, len);
522    #endif
523    
524  #ifdef MEM_MIPS  #ifdef MEM_MIPS
525                                  /*                                  /*
# Line 467  have_paddr: Line 527  have_paddr:
527                                   *  an exceptions on an illegal read:                                   *  an exceptions on an illegal read:
528                                   */                                   */
529                                  if (cache != CACHE_NONE && cpu->machine->                                  if (cache != CACHE_NONE && cpu->machine->
530                                      dbe_on_nonexistant_memaccess) {                                      dbe_on_nonexistant_memaccess &&
531                                        !no_exceptions) {
532                                          if (paddr >= mem->physical_max &&                                          if (paddr >= mem->physical_max &&
533                                              paddr < mem->physical_max+1048576)                                              paddr < mem->physical_max+1048576)
534                                                  mips_cpu_exception(cpu,                                                  mips_cpu_exception(cpu,
# Line 487  have_paddr: Line 548  have_paddr:
548  #endif  /*  ifndef MEM_USERLAND  */  #endif  /*  ifndef MEM_USERLAND  */
549    
550    
 no_exception_access:  
   
551          /*          /*
552           *  Uncached access:           *  Uncached access:
553           */           */
# Line 501  no_exception_access: Line 560  no_exception_access:
560    
561          offset = paddr & ((1 << BITS_PER_MEMBLOCK) - 1);          offset = paddr & ((1 << BITS_PER_MEMBLOCK) - 1);
562    
563  #ifdef BINTRANS          if (cpu->update_translation_table != NULL && !bintrans_device_danger
564          if (bintrans_cached && !bintrans_device_danger)              && !no_exceptions)
565                  update_translation_table(cpu, vaddr & ~0xfff,                  cpu->update_translation_table(cpu, vaddr & ~offset_mask,
566                      memblock + (offset & ~0xfff),                      memblock + (offset & ~offset_mask),
567  #if 0  #if 0
568                      cache == CACHE_INSTRUCTION?                      cache == CACHE_INSTRUCTION?
569                          (writeflag == MEM_WRITE? 1 : 0)                          (writeflag == MEM_WRITE? 1 : 0)
# Line 512  no_exception_access: Line 571  no_exception_access:
571  #else  #else
572                      writeflag == MEM_WRITE? 1 : 0,                      writeflag == MEM_WRITE? 1 : 0,
573  #endif  #endif
574                      paddr & ~0xfff);                      paddr & ~offset_mask);
575  #endif  
576            if (writeflag == MEM_WRITE &&
577                cpu->invalidate_code_translation != NULL)
578                    cpu->invalidate_code_translation(cpu, paddr, INVALIDATE_PADDR);
579    
580          if (writeflag == MEM_WRITE) {          if (writeflag == MEM_WRITE) {
581                  if (len == sizeof(uint32_t) && (offset & 3)==0)                  /*  Ugly optimization, but it works:  */
582                    if (len == sizeof(uint32_t) && (offset & 3)==0
583                        && ((size_t)data&3)==0)
584                          *(uint32_t *)(memblock + offset) = *(uint32_t *)data;                          *(uint32_t *)(memblock + offset) = *(uint32_t *)data;
585                  else if (len == sizeof(uint8_t))                  else if (len == sizeof(uint8_t))
586                          *(uint8_t *)(memblock + offset) = *(uint8_t *)data;                          *(uint8_t *)(memblock + offset) = *(uint8_t *)data;
587                  else                  else
588                          memcpy(memblock + offset, data, len);                          memcpy(memblock + offset, data, len);
589          } else {          } else {
590                  if (len == sizeof(uint32_t) && (offset & 3)==0)                  /*  Ugly optimization, but it works:  */
591                    if (len == sizeof(uint32_t) && (offset & 3)==0
592                        && ((size_t)data&3)==0)
593                          *(uint32_t *)data = *(uint32_t *)(memblock + offset);                          *(uint32_t *)data = *(uint32_t *)(memblock + offset);
594                  else if (len == sizeof(uint8_t))                  else if (len == sizeof(uint8_t))
595                          *(uint8_t *)data = *(uint8_t *)(memblock + offset);                          *(uint8_t *)data = *(uint8_t *)(memblock + offset);
596                  else                  else
597                          memcpy(data, memblock + offset, len);                          memcpy(data, memblock + offset, len);
598    
599    #ifdef MEM_MIPS
600                  if (cache == CACHE_INSTRUCTION) {                  if (cache == CACHE_INSTRUCTION) {
601                          cpu->cd.mips.pc_last_host_4k_page = memblock                          cpu->cd.mips.pc_last_host_4k_page = memblock
602                              + (offset & ~0xfff);                              + (offset & ~offset_mask);
 #ifdef BINTRANS  
603                          if (bintrans_cached) {                          if (bintrans_cached) {
604                                  cpu->cd.mips.pc_bintrans_host_4kpage =                                  cpu->cd.mips.pc_bintrans_host_4kpage =
605                                      cpu->cd.mips.pc_last_host_4k_page;                                      cpu->cd.mips.pc_last_host_4k_page;
606                          }                          }
 #endif  
607                  }                  }
608    #endif  /*  MIPS  */
609          }          }
610    
611    
Legend:
Removed from v.4  
changed lines
  Added in v.16
  ViewVC Help
Powered by ViewVC 1.1.26