/[gxemul]/trunk/src/devices/dev_mpc40x.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/devices/dev_mpc40x.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 22 by dpavlin, Mon Oct 8 16:19:37 2007 UTC revision 34 by dpavlin, Mon Oct 8 16:21:17 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005-2006  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2007  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *     *  
27   *   *
28   *  $Id: dev_cpc700.c,v 1.7 2006/01/01 13:17:16 debug Exp $   *  $Id: dev_cpc700.c,v 1.10 2007/01/29 19:03:16 debug Exp $
29   *     *  
30   *  IBM CPC700 bridge; PCI and interrupt controller.   *  IBM CPC700 bridge; PCI and interrupt controller.
31   */   */
# Line 37  Line 37 
37  #include "bus_pci.h"  #include "bus_pci.h"
38  #include "cpu.h"  #include "cpu.h"
39  #include "device.h"  #include "device.h"
 #include "devices.h"  
40  #include "machine.h"  #include "machine.h"
41  #include "memory.h"  #include "memory.h"
42  #include "misc.h"  #include "misc.h"
# Line 45  Line 44 
44  #include "cpc700reg.h"  #include "cpc700reg.h"
45    
46    
47    struct cpc700_data {
48            struct interrupt ppc_irq;       /*  Connected to the CPU  */
49    
50            uint32_t        sr;             /*  Interrupt Status register  */
51            uint32_t        er;             /*  Interrupt Enable register  */
52    
53            struct pci_data *pci_data;      /*  PCI bus  */
54    };
55    
56    
57    void cpc700_interrupt_assert(struct interrupt *interrupt)
58    {
59            struct cpc700_data *d = interrupt->extra;
60            d->sr |= (1 << interrupt->line);
61            if (d->sr & d->er)
62                    INTERRUPT_ASSERT(d->ppc_irq);
63    }
64    void cpc700_interrupt_deassert(struct interrupt *interrupt)
65    {
66            struct cpc700_data *d = interrupt->extra;
67            d->sr &= ~(1 << interrupt->line);
68            if (!(d->sr & d->er))
69                    INTERRUPT_DEASSERT(d->ppc_irq);
70    }
71    
72    
73  /*  /*
74   *  dev_cpc700_pci_access():   *  dev_cpc700_pci_access():
75   *   *
# Line 95  DEVICE_ACCESS(cpc700_int) Line 120  DEVICE_ACCESS(cpc700_int)
120    
121          case CPC_UIC_SR:          case CPC_UIC_SR:
122                  /*  Status register (cleared by writing ones):  */                  /*  Status register (cleared by writing ones):  */
123                  if (writeflag == MEM_READ)                  if (writeflag == MEM_READ) {
124                          odata = d->sr;                          odata = d->sr;
125                  else                  } else {
126                          d->sr &= ~idata;                          d->sr &= ~idata;
127                            if (!(d->sr & d->er))
128                                    INTERRUPT_DEASSERT(d->ppc_irq);
129                    }
130                  break;                  break;
131    
132          case CPC_UIC_SRS:          case CPC_UIC_SRS:
# Line 106  DEVICE_ACCESS(cpc700_int) Line 134  DEVICE_ACCESS(cpc700_int)
134                  if (writeflag == MEM_READ) {                  if (writeflag == MEM_READ) {
135                          fatal("[ cpc700_int: read from CPC_UIC_SRS? ]\n");                          fatal("[ cpc700_int: read from CPC_UIC_SRS? ]\n");
136                          odata = d->sr;                          odata = d->sr;
137                  } else                  } else {
138                          d->sr = idata;                          d->sr = idata;
139                            if (d->sr & d->er)
140                                    INTERRUPT_ASSERT(d->ppc_irq);
141                            else
142                                    INTERRUPT_DEASSERT(d->ppc_irq);
143                    }
144                  break;                  break;
145    
146          case CPC_UIC_ER:          case CPC_UIC_ER:
147                  /*  Enable register:  */                  /*  Enable register:  */
148                  if (writeflag == MEM_READ)                  if (writeflag == MEM_READ) {
149                          odata = d->er;                          odata = d->er;
150                  else                  } else {
151                          d->er = idata;                          d->er = idata;
152                            if (d->sr & d->er)
153                                    INTERRUPT_ASSERT(d->ppc_irq);
154                            else
155                                    INTERRUPT_DEASSERT(d->ppc_irq);
156                    }
157                  break;                  break;
158    
159          case CPC_UIC_MSR:          case CPC_UIC_MSR:
160                  /*  Masked status:  */                  /*  Masked status:  */
161                  if (writeflag == MEM_READ)                  if (writeflag == MEM_READ) {
162                          odata = d->sr & d->er;                          odata = d->sr & d->er;
163                  else                  } else {
164                          fatal("[ cpc700_int: write to CPC_UIC_MSR? ]\n");                          fatal("[ cpc700_int: write to CPC_UIC_MSR? ]\n");
165                    }
166                  break;                  break;
167    
168          default:if (writeflag == MEM_WRITE) {          default:if (writeflag == MEM_WRITE) {
# Line 143  DEVICE_ACCESS(cpc700_int) Line 182  DEVICE_ACCESS(cpc700_int)
182  }  }
183    
184    
185  /*  DEVINIT(cpc700)
  *  dev_cpc700_init():  
  */  
 struct cpc700_data *dev_cpc700_init(struct machine *machine, struct memory *mem)  
186  {  {
187          struct cpc700_data *d;          struct cpc700_data *d;
188          char tmp[300];          char tmp[300];
189            int i;
190    
191          d = malloc(sizeof(struct cpc700_data));          d = malloc(sizeof(struct cpc700_data));
192          if (d == NULL) {          if (d == NULL) {
# Line 158  struct cpc700_data *dev_cpc700_init(stru Line 195  struct cpc700_data *dev_cpc700_init(stru
195          }          }
196          memset(d, 0, sizeof(struct cpc700_data));          memset(d, 0, sizeof(struct cpc700_data));
197    
198            /*  Connect to the CPU's interrupt pin:  */
199            INTERRUPT_CONNECT(devinit->interrupt_path, d->ppc_irq);
200    
201            /*  Register 32 CPC700 interrupts:  */
202            for (i=0; i<32; i++) {
203                    struct interrupt template;
204                    char n[300];
205                    snprintf(n, sizeof(n), "%s.cpc700.%i",
206                        devinit->interrupt_path, i);
207                    memset(&template, 0, sizeof(template));
208                    template.line = i;
209                    template.name = n;
210                    template.extra = d;
211                    template.interrupt_assert = cpc700_interrupt_assert;
212                    template.interrupt_deassert = cpc700_interrupt_deassert;
213                    interrupt_handler_register(&template);
214            }
215    
216          /*  Register a PCI bus:  */          /*  Register a PCI bus:  */
217            snprintf(tmp, sizeof(tmp), "%s.cpc700", devinit->interrupt_path);
218          d->pci_data = bus_pci_init(          d->pci_data = bus_pci_init(
219              machine,              devinit->machine,
220              0                   /*  pciirq: TODO  */,              tmp,                /*  pciirq path  */
221              0,                  /*  pci device io offset  */              0,                  /*  pci device io offset  */
222              0,                  /*  pci device mem offset  */              0,                  /*  pci device mem offset  */
223              CPC_PCI_IO_BASE,    /*  PCI portbase  */              CPC_PCI_IO_BASE,    /*  PCI portbase  */
224              CPC_PCI_MEM_BASE,   /*  PCI membase: TODO  */              CPC_PCI_MEM_BASE,   /*  PCI membase: TODO  */
225              0,                  /*  PCI irqbase: TODO  */              tmp,                /*  PCI irqbase  */
226              0,                  /*  ISA portbase: TODO  */              0,                  /*  ISA portbase: TODO  */
227              0,                  /*  ISA membase: TODO  */              0,                  /*  ISA membase: TODO  */
228              0);                 /*  ISA irqbase: TODO  */              tmp);               /*  ISA irqbase  */
229    
230            switch (devinit->machine->machine_type) {
231    
         switch (machine->machine_type) {  
232          case MACHINE_PMPPC:          case MACHINE_PMPPC:
233                  bus_pci_add(machine, d->pci_data, mem, 0, 0, 0,                  bus_pci_add(devinit->machine, d->pci_data,
234                      "heuricon_pmppc");                      devinit->machine->memory, 0, 0, 0, "heuricon_pmppc");
235                  break;                  break;
236    
237          default:fatal("!\n! WARNING: cpc700 for non-implemented machine"          default:fatal("!\n! WARNING: cpc700 for non-implemented machine"
238                      " type\n!\n");                      " type\n!\n");
239                  exit(1);                  exit(1);
240          }          }
241    
242          /*  PCI configuration registers:  */          /*  PCI configuration registers:  */
243          memory_device_register(mem, "cpc700_pci", CPC_PCICFGADR, 8,          memory_device_register(devinit->machine->memory, "cpc700_pci",
244              dev_cpc700_pci_access, d, DM_DEFAULT, NULL);              CPC_PCICFGADR, 8, dev_cpc700_pci_access, d, DM_DEFAULT, NULL);
245    
246          /*  Interrupt controller:  */          /*  Interrupt controller:  */
247          memory_device_register(mem, "cpc700_int", CPC_UIC_BASE, CPC_UIC_SIZE,          memory_device_register(devinit->machine->memory, "cpc700_int",
248              dev_cpc700_int_access, d, DM_DEFAULT, NULL);              CPC_UIC_BASE, CPC_UIC_SIZE, dev_cpc700_int_access, d,
249                DM_DEFAULT, NULL);
250    
251          /*  Two serial ports:  */          /*  Two serial ports:  */
252          snprintf(tmp, sizeof(tmp), "ns16550 irq=%i addr=0x%llx name2=tty0",          snprintf(tmp, sizeof(tmp), "ns16550 irq=%s.cpc700.%i addr=0x%llx "
253              31 - CPC_IB_UART_0, (long long)CPC_COM0);              "name2=tty0", devinit->interrupt_path, 31 - CPC_IB_UART_0,
254          machine->main_console_handle = (size_t)device_add(machine, tmp);              (long long)CPC_COM0);
255          snprintf(tmp, sizeof(tmp), "ns16550 irq=%i addr=0x%llx name2=tty1",          devinit->machine->main_console_handle = (size_t)
256              31 - CPC_IB_UART_1, (long long)CPC_COM1);              device_add(devinit->machine, tmp);
257          device_add(machine, tmp);          snprintf(tmp, sizeof(tmp), "ns16550 irq=%s.cpc700.%i addr=0x%llx "
258                "name2=tty1", devinit->interrupt_path, 31 - CPC_IB_UART_1,
259                (long long)CPC_COM1);
260            device_add(devinit->machine, tmp);
261    
262            devinit->return_ptr = d->pci_data;
263    
264          return d;          return 1;
265  }  }
266    
Legend:
Removed from v.22  
changed lines
  Added in v.34
  ViewVC Help
Powered by ViewVC 1.1.26