/[gxemul]/trunk/src/devices/dev_8253.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/devices/dev_8253.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 6 by dpavlin, Mon Oct 8 16:18:11 2007 UTC revision 34 by dpavlin, Mon Oct 8 16:21:17 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2007  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *     *  
27   *   *
28   *  $Id: dev_8253.c,v 1.4 2005/05/21 07:41:11 debug Exp $   *  $Id: dev_8253.c,v 1.18 2006/12/30 13:30:57 debug Exp $
  *    
  *  8253/8254 Programmable Interval Timer.  
29   *   *
30   *  This is mostly bogus.   *  Intel 8253/8254 Programmable Interval Timer
31     *
32     *  TODO/NOTE:
33     *      The timers don't really count down. Timer 0 causes clock interrupts
34     *      at a specific frequency, but reading the counter register would not
35     *      result in anything meaningful.
36     *
37     *  (Split counter[] into reset value and current value.)
38   */   */
39    
40  #include <stdio.h>  #include <stdio.h>
# Line 38  Line 43 
43    
44  #include "cpu.h"  #include "cpu.h"
45  #include "device.h"  #include "device.h"
 #include "devices.h"  
46  #include "emul.h"  #include "emul.h"
47    #include "interrupt.h"
48  #include "machine.h"  #include "machine.h"
49  #include "memory.h"  #include "memory.h"
50  #include "misc.h"  #include "misc.h"
51    #include "timer.h"
52    
53    #include "i8253reg.h"
54    
55    
56    #define debug fatal
57    
58  #define DEV_8253_LENGTH         4  #define DEV_8253_LENGTH         4
59  #define TICK_SHIFT              14  #define TICK_SHIFT              14
60    
61    
62  struct pit8253_data {  struct pit8253_data {
63          int             irq_nr;          int             in_use;
64    
65          int             counter_select;          int             counter_select;
66            uint8_t         mode_byte;
67    
68            int             mode[3];
69            int             counter[3];
70    
71            int             hz[3];
72    
73            struct timer    *timer0;
74            struct interrupt irq;
75            int             pending_interrupts_timer0;
76  };  };
77    
78    
79  /*  static void timer0_tick(struct timer *t, void *extra)
  *  dev_8253_tick():  
  */      
 void dev_8253_tick(struct cpu *cpu, void *extra)  
80  {  {
81          struct pit8253_data *d = (struct pit8253_data *) extra;          struct pit8253_data *d = (struct pit8253_data *) extra;
82          cpu_interrupt(cpu, d->irq_nr);          d->pending_interrupts_timer0 ++;
83    
84    #if 0
85            printf("%i ", d->pending_interrupts_timer0); fflush(stdout);
86    #endif
87  }  }
88    
89    
90  /*  DEVICE_TICK(8253)
91   *  dev_8253_access():  {
92   */          struct pit8253_data *d = (struct pit8253_data *) extra;
93  int dev_8253_access(struct cpu *cpu, struct memory *mem,  
94          uint64_t relative_addr, unsigned char *data, size_t len,          if (!d->in_use)
95          int writeflag, void *extra)                  return;
96    
97            switch (d->mode[0] & 0x0e) {
98    
99            case I8253_TIMER_INTTC:
100                    if (d->pending_interrupts_timer0 > 0)
101                            INTERRUPT_ASSERT(d->irq);
102                    break;
103    
104            case I8253_TIMER_SQWAVE:
105            case I8253_TIMER_RATEGEN:
106                    break;
107    
108            default:fatal("[ 8253: unimplemented mode 0x%x ]\n", d->mode[0] & 0x0e);
109                    exit(1);
110            }
111    }
112    
113    
114    DEVICE_ACCESS(8253)
115  {  {
116          struct pit8253_data *d = (struct pit8253_data *) extra;          struct pit8253_data *d = (struct pit8253_data *) extra;
117          uint64_t idata = 0, odata = 0;          uint64_t idata = 0, odata = 0;
118    
119          idata = memory_readmax64(cpu, data, len);          if (writeflag == MEM_WRITE)
120                    idata = memory_readmax64(cpu, data, len);
121    
122          /*  TODO: ack somewhere else  */          d->in_use = 1;
         cpu_interrupt_ack(cpu, d->irq_nr);  
123    
124          switch (relative_addr) {          switch (relative_addr) {
125          case 0x00:  
126            case I8253_TIMER_CNTR0:
127            case I8253_TIMER_CNTR1:
128            case I8253_TIMER_CNTR2:
129                  if (writeflag == MEM_WRITE) {                  if (writeflag == MEM_WRITE) {
130                          /*  TODO  */                          switch (d->mode_byte & 0x30) {
131                            case I8253_TIMER_LSB:
132                            case I8253_TIMER_16BIT:
133                                    d->counter[relative_addr] &= 0xff00;
134                                    d->counter[relative_addr] |= (idata & 0xff);
135                                    break;
136                            case I8253_TIMER_MSB:
137                                    d->counter[relative_addr] &= 0x00ff;
138                                    d->counter[relative_addr] |= ((idata&0xff)<<8);
139                                    if (d->counter[relative_addr] != 0)
140                                            d->hz[relative_addr] =
141                                                I8253_TIMER_FREQ / (float)
142                                                d->counter[relative_addr] + 0.5;
143                                    else
144                                            d->hz[relative_addr] = 0;
145                                    debug("[ 8253: counter %i set to %i (%i Hz) "
146                                        "]\n", relative_addr, d->counter[
147                                        relative_addr], d->hz[relative_addr]);
148                                    switch (relative_addr) {
149                                    case 0: if (d->timer0 == NULL)
150                                                    d->timer0 = timer_add(
151                                                        d->hz[0], timer0_tick, d);
152                                            else
153                                                    timer_update_frequency(
154                                                        d->timer0, d->hz[0]);
155                                            break;
156                                    case 1: fatal("TODO: DMA refresh?\n");
157                                            exit(1);
158                                    case 2: fatal("TODO: 8253 tone generation?\n");
159                                            break;
160                                    }
161                                    break;
162                            default:fatal("[ 8253: huh? writing to counter"
163                                        " %i but neither from msb nor lsb? ]\n",
164                                        relative_addr);
165                            }
166                  } else {                  } else {
167                          /*  TODO  */                          switch (d->mode_byte & 0x30) {
168                          odata = 1;                          case I8253_TIMER_LSB:
169  odata = random();                          case I8253_TIMER_16BIT:
170                                    odata = d->counter[relative_addr] & 0xff;
171                                    break;
172                            case I8253_TIMER_MSB:
173                                    odata = (d->counter[relative_addr] >> 8) & 0xff;
174                                    break;
175                            default:fatal("[ 8253: huh? reading from counter"
176                                        " %i but neither from msb nor lsb? ]\n",
177                                        relative_addr);
178                            }
179                  }                  }
180    
181                    /*  Switch from LSB to MSB, if accessing as 16-bit word:  */
182                    if ((d->mode_byte & 0x30) == I8253_TIMER_16BIT)
183                            d->mode_byte &= ~I8253_TIMER_LSB;
184    
185                  break;                  break;
186          case 0x03:  
187            case I8253_TIMER_MODE:
188                  if (writeflag == MEM_WRITE) {                  if (writeflag == MEM_WRITE) {
189                            d->mode_byte = idata;
190    
191                          d->counter_select = idata >> 6;                          d->counter_select = idata >> 6;
192                          /*  TODO: other bits  */                          if (d->counter_select > 2) {
193                                    debug("[ 8253: attempt to select counter 3,"
194                                        " which doesn't exist. ]\n");
195                                    d->counter_select = 0;
196                            }
197    
198                            d->mode[d->counter_select] = idata & 0x0e;
199    
200                            debug("[ 8253: select=%i mode=0x%x ",
201                                d->counter_select, d->mode[d->counter_select]);
202                            if (idata & 0x30) {
203                                    switch (idata & 0x30) {
204                                    case I8253_TIMER_LSB:
205                                            debug("LSB ");
206                                            break;
207                                    case I8253_TIMER_16BIT:
208                                            debug("LSB+");
209                                    case I8253_TIMER_MSB:
210                                            debug("MSB ");
211                                    }
212                            }
213                            debug("]\n");
214    
215                            if (idata & I8253_TIMER_BCD) {
216                                    fatal("[ 8253: BCD not yet implemented ]\n");
217                                    exit(1);
218                            }
219                  } else {                  } else {
220                          odata = d->counter_select << 6;                          debug("[ 8253: read; can this actually happen? ]\n");
221                            odata = d->mode_byte;
222                  }                  }
223                  break;                  break;
224          default:  
225                  if (writeflag == MEM_WRITE) {          default:if (writeflag == MEM_WRITE) {
226                          fatal("[ 8253: unimplemented write to address 0x%x"                          fatal("[ 8253: unimplemented write to address 0x%x"
227                              " data=0x%02x ]\n", (int)relative_addr, (int)idata);                              " data=0x%02x ]\n", (int)relative_addr, (int)idata);
228                  } else {                  } else {
229                          fatal("[ 8253: unimplemented read from address 0x%x "                          fatal("[ 8253: unimplemented read from address 0x%x "
230                              "]\n", (int)relative_addr);                              "]\n", (int)relative_addr);
231                  }                  }
232                    exit(1);
233          }          }
234    
235          if (writeflag == MEM_READ)          if (writeflag == MEM_READ)
# Line 115  odata = random(); Line 239  odata = random();
239  }  }
240    
241    
242  /*  DEVINIT(8253)
  *  devinit_8253():  
  */  
 int devinit_8253(struct devinit *devinit)  
243  {  {
244          struct pit8253_data *d = malloc(sizeof(struct pit8253_data));          struct pit8253_data *d = malloc(sizeof(struct pit8253_data));
245    
# Line 127  int devinit_8253(struct devinit *devinit Line 248  int devinit_8253(struct devinit *devinit
248                  exit(1);                  exit(1);
249          }          }
250          memset(d, 0, sizeof(struct pit8253_data));          memset(d, 0, sizeof(struct pit8253_data));
251          d->irq_nr = devinit->irq_nr;  
252            d->in_use = devinit->in_use;
253    
254            INTERRUPT_CONNECT(devinit->interrupt_path, d->irq);
255    
256            /*  Don't cause interrupt, by default.  */
257            d->mode[0] = I8253_TIMER_RATEGEN;
258            d->mode[1] = I8253_TIMER_RATEGEN;
259            d->mode[2] = I8253_TIMER_RATEGEN;
260    
261            devinit->machine->isa_pic_data.pending_timer_interrupts =
262                &d->pending_interrupts_timer0;
263    
264          memory_device_register(devinit->machine->memory, devinit->name,          memory_device_register(devinit->machine->memory, devinit->name,
265              devinit->addr, DEV_8253_LENGTH, dev_8253_access, (void *)d,              devinit->addr, DEV_8253_LENGTH, dev_8253_access, (void *)d,
266              MEM_DEFAULT, NULL);              DM_DEFAULT, NULL);
267    
268          machine_add_tickfunction(devinit->machine, dev_8253_tick,          machine_add_tickfunction(devinit->machine, dev_8253_tick,
269              d, TICK_SHIFT);              d, TICK_SHIFT, 0.0);
270    
271          return 1;          return 1;
272  }  }
Legend:
Removed from v.6  
changed lines
  Added in v.34
  ViewVC Help
Powered by ViewVC 1.1.26