/[gxemul]/trunk/src/cpus/cpu_sparc.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/cpus/cpu_sparc.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 22 by dpavlin, Mon Oct 8 16:19:37 2007 UTC revision 36 by dpavlin, Mon Oct 8 16:21:34 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2007  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *   *
27   *   *
28   *  $Id: cpu_sparc.c,v 1.11 2005/12/11 21:34:43 debug Exp $   *  $Id: cpu_sparc.c,v 1.42 2007/03/18 02:54:59 debug Exp $
29   *   *
30   *  SPARC CPU emulation.   *  SPARC CPU emulation.
31   */   */
# Line 39  Line 39 
39  #include "machine.h"  #include "machine.h"
40  #include "memory.h"  #include "memory.h"
41  #include "misc.h"  #include "misc.h"
42    #include "settings.h"
43  #include "symbol.h"  #include "symbol.h"
44    
45    
46  #define DYNTRANS_DUALMODE_32  #define DYNTRANS_DUALMODE_32
47    #define DYNTRANS_DELAYSLOT
48  #include "tmp_sparc_head.c"  #include "tmp_sparc_head.c"
49    
50    
51  static char *sparc_regnames[N_SPARC_REG] = SPARC_REG_NAMES;  static char *sparc_regnames[N_SPARC_REG] = SPARC_REG_NAMES;
52    static char *sparc_pregnames[N_SPARC_PREG] = SPARC_PREG_NAMES;
53  static char *sparc_regbranch_names[N_SPARC_REGBRANCH_TYPES] =  static char *sparc_regbranch_names[N_SPARC_REGBRANCH_TYPES] =
54          SPARC_REGBRANCH_NAMES;          SPARC_REGBRANCH_NAMES;
55  static char *sparc_branch_names[N_SPARC_BRANCH_TYPES] = SPARC_BRANCH_NAMES;  static char *sparc_branch_names[N_SPARC_BRANCH_TYPES] = SPARC_BRANCH_NAMES;
# Line 86  int sparc_cpu_new(struct cpu *cpu, struc Line 89  int sparc_cpu_new(struct cpu *cpu, struc
89          cpu->byte_order        = EMUL_BIG_ENDIAN;          cpu->byte_order        = EMUL_BIG_ENDIAN;
90          cpu->is_32bit = (cpu->cd.sparc.cpu_type.bits == 32)? 1 : 0;          cpu->is_32bit = (cpu->cd.sparc.cpu_type.bits == 32)? 1 : 0;
91    
92            cpu->instruction_has_delayslot = sparc_cpu_instruction_has_delayslot;
93    
94            /*  TODO: Separate this into 64-bit vs 32-bit?  */
95            cpu->translate_v2p = sparc_translate_v2p;
96    
97          if (cpu->is_32bit) {          if (cpu->is_32bit) {
98                    cpu->run_instr = sparc32_run_instr;
99                  cpu->update_translation_table =                  cpu->update_translation_table =
100                      sparc32_update_translation_table;                      sparc32_update_translation_table;
101                  cpu->invalidate_translation_caches =                  cpu->invalidate_translation_caches =
# Line 94  int sparc_cpu_new(struct cpu *cpu, struc Line 103  int sparc_cpu_new(struct cpu *cpu, struc
103                  cpu->invalidate_code_translation =                  cpu->invalidate_code_translation =
104                      sparc32_invalidate_code_translation;                      sparc32_invalidate_code_translation;
105          } else {          } else {
106                    cpu->run_instr = sparc_run_instr;
107                  cpu->update_translation_table = sparc_update_translation_table;                  cpu->update_translation_table = sparc_update_translation_table;
108                  cpu->invalidate_translation_caches =                  cpu->invalidate_translation_caches =
109                      sparc_invalidate_translation_caches;                      sparc_invalidate_translation_caches;
# Line 125  int sparc_cpu_new(struct cpu *cpu, struc Line 135  int sparc_cpu_new(struct cpu *cpu, struc
135                  }                  }
136          }          }
137    
138            /*  After a reset, the Tick register is not readable by user code:  */
139            cpu->cd.sparc.tick |= SPARC_TICK_NPT;
140    
141            /*  Insert number of Windows and Trap levels into the version reg.:  */
142            cpu->cd.sparc.ver |= N_REG_WINDOWS | (MAXTL << SPARC_VER_MAXTL_SHIFT);
143    
144            /*  Misc. initial settings suitable for userland emulation:  */
145            cpu->cd.sparc.cansave = cpu->cd.sparc.cpu_type.nwindows - 2;
146            cpu->cd.sparc.canrestore = 0;
147            cpu->cd.sparc.cleanwin = 1;
148            cpu->cd.sparc.otherwin = 0;
149    
150            if (cpu->cd.sparc.cansave + cpu->cd.sparc.canrestore
151                + cpu->cd.sparc.otherwin != cpu->cd.sparc.cpu_type.nwindows - 2) {
152                    fatal("Fatal internal error: inconsistent windowing "
153                        "parameters!\n");
154                    exit(1);
155            }
156    
157            if (cpu->cd.sparc.cpu_type.nwindows > N_REG_WINDOWS) {
158                    fatal("Fatal internal error: nwindows = %1 is more than %i\n",
159                        cpu->cd.sparc.cpu_type.nwindows, N_REG_WINDOWS);
160                    exit(1);
161            }
162    
163            CPU_SETTINGS_ADD_REGISTER64("pc", cpu->pc);
164            CPU_SETTINGS_ADD_REGISTER64("y", cpu->cd.sparc.y);
165            CPU_SETTINGS_ADD_REGISTER64("pstate", cpu->cd.sparc.pstate);
166            for (i=0; i<N_SPARC_REG; i++)
167                    CPU_SETTINGS_ADD_REGISTER64(sparc_regnames[i],
168                        cpu->cd.sparc.r[i]);
169            /*  TODO: Handler for writes to the zero register!  */
170    
171          return 1;          return 1;
172  }  }
173    
# Line 142  void sparc_cpu_list_available_types(void Line 185  void sparc_cpu_list_available_types(void
185          i = 0;          i = 0;
186          while (tdefs[i].name != NULL) {          while (tdefs[i].name != NULL) {
187                  debug("%s", tdefs[i].name);                  debug("%s", tdefs[i].name);
188                  for (j=10 - strlen(tdefs[i].name); j>0; j--)                  for (j=16 - strlen(tdefs[i].name); j>0; j--)
189                          debug(" ");                          debug(" ");
190                  i++;                  i++;
191                  if ((i % 6) == 0 || tdefs[i].name == NULL)                  if ((i % 4) == 0 || tdefs[i].name == NULL)
192                          debug("\n");                          debug("\n");
193          }          }
194  }  }
# Line 182  void sparc_cpu_register_dump(struct cpu Line 225  void sparc_cpu_register_dump(struct cpu
225    
226                  debug("cpu%i: pc = 0x", x);                  debug("cpu%i: pc = 0x", x);
227                  if (bits32)                  if (bits32)
228                          debug("%08x", (int)cpu->pc);                          debug("%08"PRIx32, (uint32_t) cpu->pc);
229                  else                  else
230                          debug("%016llx", (long long)cpu->pc);                          debug("%016"PRIx64, (uint64_t) cpu->pc);
231                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");
232    
233                    debug("cpu%i: y  = 0x%08"PRIx32"   ",
234                        x, (uint32_t)cpu->cd.sparc.y);
235                    debug("icc = ");
236                    debug(cpu->cd.sparc.ccr & SPARC_CCR_N? "N" : "n");
237                    debug(cpu->cd.sparc.ccr & SPARC_CCR_Z? "Z" : "z");
238                    debug(cpu->cd.sparc.ccr & SPARC_CCR_V? "V" : "v");
239                    debug(cpu->cd.sparc.ccr & SPARC_CCR_C? "C" : "c");
240                    if (!bits32) {
241                            debug("  xcc = ");
242                            debug((cpu->cd.sparc.ccr >> SPARC_CCR_XCC_SHIFT)
243                                & SPARC_CCR_N? "N" : "n");
244                            debug((cpu->cd.sparc.ccr >> SPARC_CCR_XCC_SHIFT)
245                                & SPARC_CCR_Z? "Z" : "z");
246                            debug((cpu->cd.sparc.ccr >> SPARC_CCR_XCC_SHIFT)
247                                & SPARC_CCR_V? "V" : "v");
248                            debug((cpu->cd.sparc.ccr >> SPARC_CCR_XCC_SHIFT)
249                                & SPARC_CCR_C? "C" : "c");
250                    }
251                    debug("\n");
252    
253                    if (bits32)
254                            debug("cpu%i: psr = 0x%08"PRIx32"\n",
255                                x, (uint32_t) cpu->cd.sparc.psr);
256                    else
257                            debug("cpu%i: pstate = 0x%016"PRIx64"\n",
258                                x, (uint64_t) cpu->cd.sparc.pstate);
259    
260                  if (bits32) {                  if (bits32) {
261                          for (i=0; i<N_SPARC_REG; i++) {                          for (i=0; i<N_SPARC_REG; i++) {
262                                  if ((i & 3) == 0)                                  if ((i & 3) == 0)
263                                          debug("cpu%i: ", x);                                          debug("cpu%i: ", x);
264                                  /*  Skip the zero register:  */                                  /*  Skip the zero register:  */
265                                  if (i==0) {                                  if (i == SPARC_ZEROREG) {
266                                          debug("               ");                                          debug("               ");
267                                          continue;                                          continue;
268                                  }                                  }
# Line 208  void sparc_cpu_register_dump(struct cpu Line 278  void sparc_cpu_register_dump(struct cpu
278                                  int r = ((i >> 1) & 15) | ((i&1) << 4);                                  int r = ((i >> 1) & 15) | ((i&1) << 4);
279                                  if ((i & 1) == 0)                                  if ((i & 1) == 0)
280                                          debug("cpu%i: ", x);                                          debug("cpu%i: ", x);
281    
282                                  /*  Skip the zero register:  */                                  /*  Skip the zero register:  */
283                                  if (r==0) {                                  if (i == SPARC_ZEROREG) {
284                                          debug("                         ");                                          debug("                         ");
285                                          continue;                                          continue;
286                                  }                                  }
287    
288                                  debug("%s = ", sparc_regnames[r]);                                  debug("%s = ", sparc_regnames[r]);
289                                  debug("0x%016llx", (long long)                                  debug("0x%016"PRIx64, (uint64_t)
290                                      cpu->cd.sparc.r[r]);                                      cpu->cd.sparc.r[r]);
291    
292                                  if ((i & 1) < 1)                                  if ((i & 1) < 1)
293                                          debug("  ");                                          debug("  ");
294                                  else                                  else
# Line 223  void sparc_cpu_register_dump(struct cpu Line 296  void sparc_cpu_register_dump(struct cpu
296                          }                          }
297                  }                  }
298          }          }
299    
300            if (coprocs & 1) {
301                    int sum;
302    
303                    debug("cpu%i: cwp        = 0x%02x\n", x, cpu->cd.sparc.cwp);
304                    debug("cpu%i: cansave    = 0x%02x\n", x, cpu->cd.sparc.cansave);
305                    debug("cpu%i: canrestore = 0x%02x\n", x,
306                        cpu->cd.sparc.canrestore);
307                    debug("cpu%i: otherwin   = 0x%02x\n", x,
308                        cpu->cd.sparc.otherwin);
309                    debug("cpu%i: cleanwin   = 0x%02x\n", x,
310                        cpu->cd.sparc.cleanwin);
311    
312                    sum = cpu->cd.sparc.cansave + cpu->cd.sparc.canrestore +
313                        cpu->cd.sparc.otherwin;
314                    debug("cpu%i: cansave + canrestore + otherwin = %i + %i + %i"
315                        " = %i", x, cpu->cd.sparc.cansave, cpu->cd.sparc.canrestore,
316                        cpu->cd.sparc.otherwin, sum);
317                    if (sum == cpu->cd.sparc.cpu_type.nwindows - 2)
318                            debug("  (consistent)\n");
319                    else
320                            debug("  (INCONSISTENT!)\n");
321    
322                    debug("cpu%i: wstate: other = %i, normal = %i\n",
323                        x, (cpu->cd.sparc.wstate & SPARC_WSTATE_OTHER_MASK)
324                        >> SPARC_WSTATE_OTHER_SHIFT, cpu->cd.sparc.wstate &
325                        SPARC_WSTATE_NORMAL_MASK);
326    
327                    debug("cpu%i: asi = 0x%02x\n", x, cpu->cd.sparc.asi);
328                    debug("cpu%i: tl  = 0x%02x\n", x, cpu->cd.sparc.tl);
329                    debug("cpu%i: pil = 0x%02x\n", x, cpu->cd.sparc.pil);
330    
331                    for (i=0; i<MAXTL; i++) {
332                            debug("cpu%i: tpc[%i]    = 0x", x, i);
333                            if (bits32)
334                                    debug("%08"PRIx32"\n",
335                                        (uint32_t) cpu->cd.sparc.tpc[i]);
336                            else
337                                    debug("%016"PRIx64"\n",
338                                        (uint64_t) cpu->cd.sparc.tpc[i]);
339    
340                            debug("cpu%i: tnpc[%i]   = 0x", x, i);
341                            if (bits32)
342                                    debug("%08"PRIx32"\n",
343                                        (uint32_t) cpu->cd.sparc.tnpc[i]);
344                            else
345                                    debug("%016"PRIx64"\n",
346                                        (uint64_t) cpu->cd.sparc.tnpc[i]);
347    
348                            debug("cpu%i: tstate[%i] = 0x", x, i);
349                            if (bits32)
350                                    debug("%08"PRIx32"\n",
351                                        (uint32_t) cpu->cd.sparc.tstate[i]);
352                            else
353                                    debug("%016"PRIx64"\n",
354                                        (uint64_t) cpu->cd.sparc.tstate[i]);
355    
356                            debug("cpu%i: ttype[%i]  = 0x"PRIx32"\n",
357                                x, i, cpu->cd.sparc.ttype[i]);
358                    }
359    
360                    debug("cpu%i: tba = 0x", x);
361                    if (bits32)
362                            debug("%08"PRIx32"\n", (uint32_t) cpu->cd.sparc.tba);
363                    else
364                            debug("%016"PRIx64"\n", (uint64_t) cpu->cd.sparc.tba);
365            }
366  }  }
367    
368    
369  /*  /*
370   *  sparc_cpu_register_match():   *  sparc_cpu_tlbdump():
371     *
372     *  Called from the debugger to dump the TLB in a readable format.
373     *  x is the cpu number to dump, or -1 to dump all CPUs.
374     *
375     *  If rawflag is nonzero, then the TLB contents isn't formated nicely,
376     *  just dumped.
377   */   */
378  void sparc_cpu_register_match(struct machine *m, char *name,  void sparc_cpu_tlbdump(struct machine *m, int x, int rawflag)
379          int writeflag, uint64_t *valuep, int *match_register)  {
380    }
381    
382    
383    static void add_response_word(struct cpu *cpu, char *r, uint64_t value,
384            size_t maxlen, int len)
385  {  {
386          int cpunr = 0;          char *format = (len == 4)? "%08"PRIx64 : "%016"PRIx64;
387            if (len == 4)
388                    value &= 0xffffffffULL;
389            if (cpu->byte_order == EMUL_LITTLE_ENDIAN) {
390                    if (len == 4) {
391                            value = ((value & 0xff) << 24) +
392                                    ((value & 0xff00) << 8) +
393                                    ((value & 0xff0000) >> 8) +
394                                    ((value & 0xff000000) >> 24);
395                    } else {
396                            value = ((value & 0xff) << 56) +
397                                    ((value & 0xff00) << 40) +
398                                    ((value & 0xff0000) << 24) +
399                                    ((value & 0xff000000ULL) << 8) +
400                                    ((value & 0xff00000000ULL) >> 8) +
401                                    ((value & 0xff0000000000ULL) >> 24) +
402                                    ((value & 0xff000000000000ULL) >> 40) +
403                                    ((value & 0xff00000000000000ULL) >> 56);
404                    }
405            }
406            snprintf(r + strlen(r), maxlen - strlen(r), format, (uint64_t)value);
407    }
408    
         /*  CPU number:  */  
409    
410          /*  TODO  */  /*
411     *  sparc_cpu_gdb_stub():
412     *
413     *  Execute a "remote GDB" command. Returns a newly allocated response string
414     *  on success, NULL on failure.
415     */
416    char *sparc_cpu_gdb_stub(struct cpu *cpu, char *cmd)
417    {
418            if (strcmp(cmd, "g") == 0) {
419                    int i;
420                    char *r;
421                    size_t wlen = cpu->is_32bit?
422                        sizeof(uint32_t) : sizeof(uint64_t);
423                    size_t len = 1 + 76 * wlen;
424                    r = malloc(len);
425                    if (r == NULL) {
426                            fprintf(stderr, "out of memory\n");
427                            exit(1);
428                    }
429                    r[0] = '\0';
430                    /*  TODO  */
431                    for (i=0; i<128; i++)
432                            add_response_word(cpu, r, i, len, wlen);
433                    return r;
434            }
435    
436          /*  Register name:  */          if (cmd[0] == 'p') {
437          if (strcasecmp(name, "pc") == 0) {                  int regnr = strtol(cmd + 1, NULL, 16);
438                  if (writeflag) {                  size_t wlen = sizeof(uint32_t);
439                          m->cpus[cpunr]->pc = *valuep;                  /*  TODO: cpu->is_32bit? sizeof(uint32_t) : sizeof(uint64_t); */
440                  } else                  size_t len = 2 * wlen + 1;
441                          *valuep = m->cpus[cpunr]->pc;                  char *r = malloc(len);
442                  *match_register = 1;                  r[0] = '\0';
443                    if (regnr >= 0 && regnr < N_SPARC_REG) {
444                            add_response_word(cpu, r,
445                                cpu->cd.sparc.r[regnr], len, wlen);
446                    } else if (regnr == 0x44) {
447                            add_response_word(cpu, r, cpu->pc, len, wlen);
448    /* TODO:
449    20..3f = f0..f31
450    40 = y
451    41 = psr
452    42 = wim
453    43 = tbr
454    45 = npc
455    46 = fsr
456    47 = csr
457    */
458                    } else {
459                            /*  Unimplemented:  */
460                            add_response_word(cpu, r, 0xcc000 + regnr, len, wlen);
461                    }
462                    return r;
463          }          }
464    
465            fatal("sparc_cpu_gdb_stub(): TODO\n");
466            return NULL;
467  }  }
468    
469    
# Line 270  int sparc_cpu_interrupt_ack(struct cpu * Line 488  int sparc_cpu_interrupt_ack(struct cpu *
488    
489    
490  /*  /*
491     *  sparc_cpu_instruction_has_delayslot():
492     *
493     *  Return 1 if an opcode is a branch, 0 otherwise.
494     */
495    int sparc_cpu_instruction_has_delayslot(struct cpu *cpu, unsigned char *ib)
496    {
497            uint32_t iword = *((uint32_t *)&ib[0]);
498            int hi2, op2;
499    
500            iword = BE32_TO_HOST(iword);
501    
502            hi2 = iword >> 30;
503            op2 = (hi2 == 0)? ((iword >> 22) & 7) : ((iword >> 19) & 0x3f);
504    
505            switch (hi2) {
506            case 0: /*  conditional branch  */
507                    switch (op2) {
508                    case 1:
509                    case 2:
510                    case 3: return 1;
511                    }
512                    break;
513            case 1: /*  call  */
514                    return 1;
515            case 2: /*  misc alu instructions  */
516                    switch (op2) {
517                    case 56:/*  jump and link  */
518                            return 1;
519                    case 57:/*  return  */
520                            return 1;
521                    }
522                    break;
523            }
524    
525            return 0;
526    }
527    
528    
529    /*
530   *  sparc_cpu_disassemble_instr():   *  sparc_cpu_disassemble_instr():
531   *   *
532   *  Convert an instruction word into human readable format, for instruction   *  Convert an instruction word into human readable format, for instruction
# Line 282  int sparc_cpu_interrupt_ack(struct cpu * Line 539  int sparc_cpu_interrupt_ack(struct cpu *
539   *  cpu->pc for relative addresses.   *  cpu->pc for relative addresses.
540   */   */
541  int sparc_cpu_disassemble_instr(struct cpu *cpu, unsigned char *instr,  int sparc_cpu_disassemble_instr(struct cpu *cpu, unsigned char *instr,
542          int running, uint64_t dumpaddr, int bintrans)          int running, uint64_t dumpaddr)
543  {  {
544          uint64_t offset, tmp;          uint64_t offset, tmp;
545          uint32_t iword;          uint32_t iword;
546          int hi2, op2, rd, rs1, rs2, siconst, btype, tmps, no_rd = 0;          int hi2, op2, rd, rs1, rs2, siconst, btype, tmps, no_rd = 0;
547          int asi, no_rs1 = 0, no_rs2 = 0, jmpl = 0, shift_x = 0, cc, p;          int asi, no_rs1 = 0, no_rs2 = 0, jmpl = 0, shift_x = 0, cc, p;
548          char *symbol, *mnem;          char *symbol, *mnem, *rd_name, *rs_name;
549    
550          if (running)          if (running)
551                  dumpaddr = cpu->pc;                  dumpaddr = cpu->pc;
# Line 302  int sparc_cpu_disassemble_instr(struct c Line 559  int sparc_cpu_disassemble_instr(struct c
559                  debug("cpu%i: ", cpu->cpu_id);                  debug("cpu%i: ", cpu->cpu_id);
560    
561          if (cpu->is_32bit)          if (cpu->is_32bit)
562                  debug("%08x", (int)dumpaddr);                  debug("%08"PRIx32, (uint32_t) dumpaddr);
563          else          else
564                  debug("%016llx", (long long)dumpaddr);                  debug("%016"PRIx64, (uint64_t) dumpaddr);
565    
566          iword = *(uint32_t *)&instr[0];          iword = *(uint32_t *)&instr[0];
567          iword = BE32_TO_HOST(iword);          iword = BE32_TO_HOST(iword);
568    
569          debug(": %08x\t", iword);          debug(": %08x", iword);
570    
571            if (running && cpu->delay_slot)
572                    debug(" (d)");
573    
574            debug("\t");
575    
576    
577          /*          /*
578           *  Decode the instruction:           *  Decode the instruction:
# Line 370  int sparc_cpu_disassemble_instr(struct c Line 633  int sparc_cpu_disassemble_instr(struct c
633                          }                          }
634                          tmp = (int64_t)(int32_t)tmps;                          tmp = (int64_t)(int32_t)tmps;
635                          tmp += dumpaddr;                          tmp += dumpaddr;
636                          debug("0x%llx", (long long)tmp);                          debug("0x%"PRIx64, (uint64_t) tmp);
637                          symbol = get_symbol_name(&cpu->machine->                          symbol = get_symbol_name(&cpu->machine->
638                              symbol_context, tmp, &offset);                              symbol_context, tmp, &offset);
639                          if (symbol != NULL)                          if (symbol != NULL)
# Line 391  int sparc_cpu_disassemble_instr(struct c Line 654  int sparc_cpu_disassemble_instr(struct c
654    
655          case 1: tmp = (int32_t)iword << 2;          case 1: tmp = (int32_t)iword << 2;
656                  tmp += dumpaddr;                  tmp += dumpaddr;
657                  debug("call\t0x%llx", (long long)tmp);                  debug("call\t0x%"PRIx64, (uint64_t) tmp);
658                  symbol = get_symbol_name(&cpu->machine->symbol_context,                  symbol = get_symbol_name(&cpu->machine->symbol_context,
659                      tmp, &offset);                      tmp, &offset);
660                  if (symbol != NULL)                  if (symbol != NULL)
# Line 399  int sparc_cpu_disassemble_instr(struct c Line 662  int sparc_cpu_disassemble_instr(struct c
662                  break;                  break;
663    
664          case 2: mnem = sparc_alu_names[op2];          case 2: mnem = sparc_alu_names[op2];
665                    rs_name = sparc_regnames[rs1];
666                    rd_name = sparc_regnames[rd];
667                  switch (op2) {                  switch (op2) {
668                  case 0: /*  add  */                  case 0: /*  add  */
669                          if (rd == rs1 && (iword & 0x3fff) == 0x2001) {                          if (rd == rs1 && (iword & 0x3fff) == 0x2001) {
# Line 433  int sparc_cpu_disassemble_instr(struct c Line 698  int sparc_cpu_disassemble_instr(struct c
698                          } else                          } else
699                                  siconst &= 0x1f;                                  siconst &= 0x1f;
700                          break;                          break;
701                    case 40:/*  rd on pre-sparcv9, membar etc on sparcv9  */
702                            no_rs2 = 1;
703                            rs_name = "UNIMPLEMENTED";
704                            switch (rs1) {
705                            case 0: rs_name = "y"; break;
706                            case 2: rs_name = "ccr"; break;
707                            case 3: rs_name = "asi"; break;
708                            case 4: rs_name = "tick"; break;
709                            case 5: rs_name = "pc"; break;
710                            case 6: rs_name = "fprs"; break;
711                            case 15:/*  membar etc.  */
712                                    if ((iword >> 13) & 1) {
713                                            no_rd = 1;
714                                            mnem = "membar";
715                                            rs_name = "#TODO";
716                                    }
717                                    break;
718                            case 23:rs_name = "tick_cmpr"; break;   /*  v9 ?  */
719                            }
720                            break;
721                    case 41:rs_name = "psr";
722                            no_rs2 = 1;
723                            break;
724                    case 42:/*  TODO: something with wim only, on sparc v8?  */
725                            rs_name = sparc_pregnames[rs1];
726                            no_rs2 = 1;
727                            break;
728                  case 43:/*  ?  */                  case 43:/*  ?  */
729                            /*  TODO: pre-sparcv9: rd, rs_name = "tbr";  */
730                          if (iword == 0x81580000) {                          if (iword == 0x81580000) {
731                                  mnem = "flushw";                                  mnem = "flushw";
732                                  no_rs1 = no_rs2 = no_rd = 1;                                  no_rs1 = no_rs2 = no_rd = 1;
733                          }                          }
734                          break;                          break;
735                    case 48:/*  wr* (SPARCv8)  */
736                            mnem = "wr";
737                            if (rs1 == SPARC_ZEROREG)
738                                    no_rs1 = 1;
739                            switch (rd) {
740                            case 0: rd_name = "y"; break;
741                            case 2: rd_name = "ccr"; break;
742                            case 3: rd_name = "asi"; break;
743                            case 6: rd_name = "fprs"; break;
744                            case 23:rd_name = "tick_cmpr"; break;   /*  v9 ?  */
745                            default:rd_name = "UNIMPLEMENTED";
746                            }
747                            break;
748                  case 49:/*  ?  */                  case 49:/*  ?  */
749                          if (iword == 0x83880000) {                          if (iword == 0x83880000) {
750                                  mnem = "restored";                                  mnem = "restored";
751                                  no_rs1 = no_rs2 = no_rd = 1;                                  no_rs1 = no_rs2 = no_rd = 1;
752                          }                          }
753                          break;                          break;
754                    case 50:/*  wrpr  */
755                            rd_name = sparc_pregnames[rd];
756                            if (rs1 == SPARC_ZEROREG)
757                                    no_rs1 = 1;
758                            break;
759                  case 56:/*  jmpl  */                  case 56:/*  jmpl  */
760                          jmpl = 1;                          jmpl = 1;
761                          if (iword == 0x81c7e008) {                          if (iword == 0x81c7e008) {
# Line 471  int sparc_cpu_disassemble_instr(struct c Line 782  int sparc_cpu_disassemble_instr(struct c
782                          debug("x");                          debug("x");
783                  debug("\t");                  debug("\t");
784                  if (!no_rs1)                  if (!no_rs1)
785                          debug("%%%s", sparc_regnames[rs1]);                          debug("%%%s", rs_name);
786                  if (!no_rs1 && !no_rs2) {                  if (!no_rs1 && !no_rs2) {
787                          if (jmpl)                          if (jmpl)
788                                  debug("+");                                  debug("+");
# Line 482  int sparc_cpu_disassemble_instr(struct c Line 793  int sparc_cpu_disassemble_instr(struct c
793                          if ((iword >> 13) & 1) {                          if ((iword >> 13) & 1) {
794                                  if (siconst >= -9 && siconst <= 9)                                  if (siconst >= -9 && siconst <= 9)
795                                          debug("%i", siconst);                                          debug("%i", siconst);
796                                    else if (siconst < 0 && (op2 == 0 ||
797                                        op2 == 4 || op2 == 20 || op2 == 60))
798                                            debug("-0x%x", -siconst);
799                                  else                                  else
800                                          debug("0x%x", siconst);                                          debug("0x%x", siconst);
801                          } else {                          } else {
# Line 491  int sparc_cpu_disassemble_instr(struct c Line 805  int sparc_cpu_disassemble_instr(struct c
805                  if ((!no_rs1 || !no_rs2) && !no_rd)                  if ((!no_rs1 || !no_rs2) && !no_rd)
806                          debug(",");                          debug(",");
807                  if (!no_rd)                  if (!no_rd)
808                          debug("%%%s", sparc_regnames[rd]);                          debug("%%%s", rd_name);
809                  break;                  break;
810    
811          case 3: debug("%s\t", sparc_loadstore_names[op2]);          case 3: mnem = sparc_loadstore_names[op2];
812                    switch (op2) {
813                    case 0: /*  'lduw' was called only 'ld' in pre-v9  */
814                            if (cpu->cd.sparc.cpu_type.v < 9)
815                                    mnem = "ld";
816                            break;
817                    }
818                    debug("%s\t", mnem);
819                  if (op2 & 4)                  if (op2 & 4)
820                          debug("%%%s,", sparc_regnames[rd]);                          debug("%%%s,", sparc_regnames[rd]);
821                  debug("[%%%s", sparc_regnames[rs1]);                  debug("[%%%s", sparc_regnames[rs1]);
# Line 508  int sparc_cpu_disassemble_instr(struct c Line 829  int sparc_cpu_disassemble_instr(struct c
829                                  debug("+%%%s", sparc_regnames[rs2]);                                  debug("+%%%s", sparc_regnames[rs2]);
830                  }                  }
831                  debug("]");                  debug("]");
832                  if (asi != 0)                  if ((op2 & 0x30) == 0x10)
833                          debug("(%i)", asi);                          debug("(%i)", asi);
834                  if (!(op2 & 4))                  if (!(op2 & 4))
835                          debug(",%%%s", sparc_regnames[rd]);                          debug(",%%%s", sparc_regnames[rd]);
# Line 520  int sparc_cpu_disassemble_instr(struct c Line 841  int sparc_cpu_disassemble_instr(struct c
841  }  }
842    
843    
844    /*
845     *  sparc_update_pstate():
846     *
847     *  Update the pstate register (64-bit sparcs).
848     */
849    static void sparc_update_pstate(struct cpu *cpu, uint64_t new_pstate)
850    {
851            /*  uint64_t old_pstate = cpu->cd.sparc.pstate;  */
852    
853            /*  TODO: Check individual bits.  */
854    
855            cpu->cd.sparc.pstate = new_pstate;
856    }
857    
858    
859  #include "tmp_sparc_tail.c"  #include "tmp_sparc_tail.c"
860    
Legend:
Removed from v.22  
changed lines
  Added in v.36
  ViewVC Help
Powered by ViewVC 1.1.26