/[gxemul]/trunk/src/cpus/cpu_ppc.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/cpus/cpu_ppc.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 14 by dpavlin, Mon Oct 8 16:18:51 2007 UTC revision 32 by dpavlin, Mon Oct 8 16:20:58 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2006  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *   *
27   *   *
28   *  $Id: cpu_ppc.c,v 1.12 2005/09/24 23:44:18 debug Exp $   *  $Id: cpu_ppc.c,v 1.64 2006/09/21 11:53:26 debug Exp $
29   *   *
30   *  PowerPC/POWER CPU emulation.   *  PowerPC/POWER CPU emulation.
31   */   */
# Line 40  Line 40 
40  #include "machine.h"  #include "machine.h"
41  #include "memory.h"  #include "memory.h"
42  #include "misc.h"  #include "misc.h"
43    #include "of.h"
44  #include "opcodes_ppc.h"  #include "opcodes_ppc.h"
45    #include "ppc_bat.h"
46    #include "ppc_pte.h"
47    #include "ppc_spr.h"
48    #include "ppc_spr_strings.h"
49    #include "settings.h"
50  #include "symbol.h"  #include "symbol.h"
51    
52  #define DYNTRANS_DUALMODE_32  #define DYNTRANS_DUALMODE_32
53  #include "tmp_ppc_head.c"  #include "tmp_ppc_head.c"
54    
55    
56    void ppc_pc_to_pointers(struct cpu *);
57    void ppc32_pc_to_pointers(struct cpu *);
58    
59    
60  /*  /*
61   *  ppc_cpu_new():   *  ppc_cpu_new():
62   *   *
# Line 77  int ppc_cpu_new(struct cpu *cpu, struct Line 87  int ppc_cpu_new(struct cpu *cpu, struct
87    
88          cpu->memory_rw = ppc_memory_rw;          cpu->memory_rw = ppc_memory_rw;
89    
90          cpu->cd.ppc.cpu_type    = cpu_type_defs[found];          cpu->cd.ppc.cpu_type = cpu_type_defs[found];
91          cpu->name               = cpu->cd.ppc.cpu_type.name;          cpu->name            = cpu->cd.ppc.cpu_type.name;
92          cpu->byte_order         = EMUL_BIG_ENDIAN;          cpu->byte_order      = EMUL_BIG_ENDIAN;
93          cpu->cd.ppc.mode        = MODE_PPC;     /*  TODO  */          cpu->cd.ppc.mode     = MODE_PPC;        /*  TODO  */
94    
95          /*  Current operating mode:  */          /*  Current operating mode:  */
96          cpu->cd.ppc.bits = cpu->cd.ppc.cpu_type.bits;          cpu->cd.ppc.bits = cpu->cd.ppc.cpu_type.bits;
97          cpu->cd.ppc.pvr = cpu->cd.ppc.cpu_type.pvr;          cpu->cd.ppc.spr[SPR_PVR] = cpu->cd.ppc.cpu_type.pvr;
98    
99            /*  cpu->cd.ppc.msr = PPC_MSR_IR | PPC_MSR_DR |
100                PPC_MSR_SF | PPC_MSR_FP;  */
101    
102            cpu->cd.ppc.spr[SPR_IBAT0U] = 0x00001ffc | BAT_Vs;
103            cpu->cd.ppc.spr[SPR_IBAT0L] = 0x00000000 | BAT_PP_RW;
104            cpu->cd.ppc.spr[SPR_IBAT1U] = 0xc0001ffc | BAT_Vs;
105            cpu->cd.ppc.spr[SPR_IBAT1L] = 0x00000000 | BAT_PP_RW;
106            cpu->cd.ppc.spr[SPR_IBAT3U] = 0xf0001ffc | BAT_Vs;
107            cpu->cd.ppc.spr[SPR_IBAT3L] = 0xf0000000 | BAT_PP_RW;
108            cpu->cd.ppc.spr[SPR_DBAT0U] = 0x00001ffc | BAT_Vs;
109            cpu->cd.ppc.spr[SPR_DBAT0L] = 0x00000000 | BAT_PP_RW;
110            cpu->cd.ppc.spr[SPR_DBAT1U] = 0xc0001ffc | BAT_Vs;
111            cpu->cd.ppc.spr[SPR_DBAT1L] = 0x00000000 | BAT_PP_RW;
112            cpu->cd.ppc.spr[SPR_DBAT2U] = 0xe0001ffc | BAT_Vs;
113            cpu->cd.ppc.spr[SPR_DBAT2L] = 0xe0000000 | BAT_PP_RW;
114            cpu->cd.ppc.spr[SPR_DBAT3U] = 0xf0001ffc | BAT_Vs;
115            cpu->cd.ppc.spr[SPR_DBAT3L] = 0xf0000000 | BAT_PP_RW;
116    
117          cpu->is_32bit = (cpu->cd.ppc.bits == 32)? 1 : 0;          cpu->is_32bit = (cpu->cd.ppc.bits == 32)? 1 : 0;
118    
119          if (cpu->is_32bit) {          if (cpu->is_32bit) {
120                    cpu->run_instr = ppc32_run_instr;
121                  cpu->update_translation_table = ppc32_update_translation_table;                  cpu->update_translation_table = ppc32_update_translation_table;
122                  cpu->invalidate_translation_caches_paddr =                  cpu->invalidate_translation_caches =
123                      ppc32_invalidate_translation_caches_paddr;                      ppc32_invalidate_translation_caches;
124                  cpu->invalidate_code_translation =                  cpu->invalidate_code_translation =
125                      ppc32_invalidate_code_translation;                      ppc32_invalidate_code_translation;
126          } else {          } else {
127                    cpu->run_instr = ppc_run_instr;
128                  cpu->update_translation_table = ppc_update_translation_table;                  cpu->update_translation_table = ppc_update_translation_table;
129                  cpu->invalidate_translation_caches_paddr =                  cpu->invalidate_translation_caches =
130                      ppc_invalidate_translation_caches_paddr;                      ppc_invalidate_translation_caches;
131                  cpu->invalidate_code_translation =                  cpu->invalidate_code_translation =
132                      ppc_invalidate_code_translation;                      ppc_invalidate_code_translation;
133          }          }
134    
135          cpu->translate_address = ppc_translate_address;          cpu->translate_v2p = ppc_translate_v2p;
136    
137          /*  Only show name and caches etc for CPU nr 0 (in SMP machines):  */          /*  Only show name and caches etc for CPU nr 0 (in SMP machines):  */
138          if (cpu_id == 0) {          if (cpu_id == 0) {
# Line 128  int ppc_cpu_new(struct cpu *cpu, struct Line 158  int ppc_cpu_new(struct cpu *cpu, struct
158                  }                  }
159          }          }
160    
161          cpu->cd.ppc.pir = cpu_id;          cpu->cd.ppc.spr[SPR_PIR] = cpu_id;
162    
163          /*  Some default stack pointer value.  TODO: move this?  */          /*  Some default stack pointer value.  TODO: move this?  */
164          cpu->cd.ppc.gpr[1] = machine->physical_ram_in_mb * 1048576 - 4096;          cpu->cd.ppc.gpr[1] = machine->physical_ram_in_mb * 1048576 - 4096;
# Line 139  int ppc_cpu_new(struct cpu *cpu, struct Line 169  int ppc_cpu_new(struct cpu *cpu, struct
169          if (cpu->machine->prom_emulation)          if (cpu->machine->prom_emulation)
170                  cpu->cd.ppc.of_emul_addr = 0xfff00000;                  cpu->cd.ppc.of_emul_addr = 0xfff00000;
171    
172            /*  Add all register names to the settings:  */
173            CPU_SETTINGS_ADD_REGISTER64("pc", cpu->pc);
174            CPU_SETTINGS_ADD_REGISTER64("msr", cpu->cd.ppc.msr);
175            CPU_SETTINGS_ADD_REGISTER64("ctr", cpu->cd.ppc.spr[SPR_CTR]);
176            CPU_SETTINGS_ADD_REGISTER64("xer", cpu->cd.ppc.spr[SPR_XER]);
177            CPU_SETTINGS_ADD_REGISTER64("dec", cpu->cd.ppc.spr[SPR_DEC]);
178            CPU_SETTINGS_ADD_REGISTER64("hdec", cpu->cd.ppc.spr[SPR_HDEC]);
179            CPU_SETTINGS_ADD_REGISTER64("srr0", cpu->cd.ppc.spr[SPR_SRR0]);
180            CPU_SETTINGS_ADD_REGISTER64("srr1", cpu->cd.ppc.spr[SPR_SRR1]);
181            CPU_SETTINGS_ADD_REGISTER64("sdr1", cpu->cd.ppc.spr[SPR_SDR1]);
182            CPU_SETTINGS_ADD_REGISTER64("ibat0u", cpu->cd.ppc.spr[SPR_IBAT0U]);
183            CPU_SETTINGS_ADD_REGISTER64("ibat0l", cpu->cd.ppc.spr[SPR_IBAT0L]);
184            CPU_SETTINGS_ADD_REGISTER64("ibat1u", cpu->cd.ppc.spr[SPR_IBAT1U]);
185            CPU_SETTINGS_ADD_REGISTER64("ibat1l", cpu->cd.ppc.spr[SPR_IBAT1L]);
186            CPU_SETTINGS_ADD_REGISTER64("ibat2u", cpu->cd.ppc.spr[SPR_IBAT2U]);
187            CPU_SETTINGS_ADD_REGISTER64("ibat2l", cpu->cd.ppc.spr[SPR_IBAT2L]);
188            CPU_SETTINGS_ADD_REGISTER64("ibat3u", cpu->cd.ppc.spr[SPR_IBAT3U]);
189            CPU_SETTINGS_ADD_REGISTER64("ibat3l", cpu->cd.ppc.spr[SPR_IBAT3L]);
190            CPU_SETTINGS_ADD_REGISTER64("dbat0u", cpu->cd.ppc.spr[SPR_DBAT0U]);
191            CPU_SETTINGS_ADD_REGISTER64("dbat0l", cpu->cd.ppc.spr[SPR_DBAT0L]);
192            CPU_SETTINGS_ADD_REGISTER64("dbat1u", cpu->cd.ppc.spr[SPR_DBAT1U]);
193            CPU_SETTINGS_ADD_REGISTER64("dbat1l", cpu->cd.ppc.spr[SPR_DBAT1L]);
194            CPU_SETTINGS_ADD_REGISTER64("dbat2u", cpu->cd.ppc.spr[SPR_DBAT2U]);
195            CPU_SETTINGS_ADD_REGISTER64("dbat2l", cpu->cd.ppc.spr[SPR_DBAT2L]);
196            CPU_SETTINGS_ADD_REGISTER64("dbat3u", cpu->cd.ppc.spr[SPR_DBAT3U]);
197            CPU_SETTINGS_ADD_REGISTER64("dbat3l", cpu->cd.ppc.spr[SPR_DBAT3L]);
198            CPU_SETTINGS_ADD_REGISTER64("lr", cpu->cd.ppc.spr[SPR_LR]);
199            CPU_SETTINGS_ADD_REGISTER32("cr", cpu->cd.ppc.cr);
200            CPU_SETTINGS_ADD_REGISTER32("fpscr", cpu->cd.ppc.fpscr);
201            /*  Integer GPRs, floating point registers, and segment registers:  */
202            for (i=0; i<PPC_NGPRS; i++) {
203                    char tmpstr[5];
204                    snprintf(tmpstr, sizeof(tmpstr), "r%i", i);
205                    CPU_SETTINGS_ADD_REGISTER64(tmpstr, cpu->cd.ppc.gpr[i]);
206            }
207            for (i=0; i<PPC_NFPRS; i++) {
208                    char tmpstr[5];
209                    snprintf(tmpstr, sizeof(tmpstr), "f%i", i);
210                    CPU_SETTINGS_ADD_REGISTER64(tmpstr, cpu->cd.ppc.fpr[i]);
211            }
212            for (i=0; i<16; i++) {
213                    char tmpstr[5];
214                    snprintf(tmpstr, sizeof(tmpstr), "sr%i", i);
215                    CPU_SETTINGS_ADD_REGISTER32(tmpstr, cpu->cd.ppc.sr[i]);
216            }
217    
218          return 1;          return 1;
219  }  }
220    
# Line 203  void ppc_cpu_dumpinfo(struct cpu *cpu) Line 279  void ppc_cpu_dumpinfo(struct cpu *cpu)
279  /*  /*
280   *  reg_access_msr():   *  reg_access_msr():
281   */   */
282  void reg_access_msr(struct cpu *cpu, uint64_t *valuep, int writeflag)  void reg_access_msr(struct cpu *cpu, uint64_t *valuep, int writeflag,
283            int check_for_interrupts)
284  {  {
285            uint64_t old = cpu->cd.ppc.msr;
286    
287          if (valuep == NULL) {          if (valuep == NULL) {
288                  fatal("reg_access_msr(): NULL\n");                  fatal("reg_access_msr(): NULL\n");
289                  return;                  return;
290          }          }
291    
292          if (writeflag)          if (writeflag) {
293                  cpu->cd.ppc.msr = *valuep;                  cpu->cd.ppc.msr = *valuep;
294    
295                    /*  Switching between temporary and real gpr 0..3?  */
296                    if ((old & PPC_MSR_TGPR) != (cpu->cd.ppc.msr & PPC_MSR_TGPR)) {
297                            int i;
298                            for (i=0; i<PPC_N_TGPRS; i++) {
299                                    uint64_t t = cpu->cd.ppc.gpr[i];
300                                    cpu->cd.ppc.gpr[i] = cpu->cd.ppc.tgpr[i];
301                                    cpu->cd.ppc.tgpr[i] = t;
302                            }
303                    }
304    
305                    if (cpu->cd.ppc.msr & PPC_MSR_IP) {
306                            fatal("\n[ Reboot hack for NetBSD/prep. TODO: "
307                                "fix this. ]\n");
308                            cpu->running = 0;
309                    }
310            }
311    
312          /*  TODO: Is the little-endian bit writable?  */          /*  TODO: Is the little-endian bit writable?  */
313    
314          cpu->cd.ppc.msr &= ~PPC_MSR_LE;          cpu->cd.ppc.msr &= ~PPC_MSR_LE;
# Line 221  void reg_access_msr(struct cpu *cpu, uin Line 317  void reg_access_msr(struct cpu *cpu, uin
317    
318          if (!writeflag)          if (!writeflag)
319                  *valuep = cpu->cd.ppc.msr;                  *valuep = cpu->cd.ppc.msr;
320    
321            if (check_for_interrupts && cpu->cd.ppc.msr & PPC_MSR_EE) {
322                    if (cpu->cd.ppc.dec_intr_pending &&
323                        !(cpu->cd.ppc.cpu_type.flags & PPC_NO_DEC)) {
324                            ppc_exception(cpu, PPC_EXCEPTION_DEC);
325                            cpu->cd.ppc.dec_intr_pending = 0;
326                    } else if (cpu->cd.ppc.irq_asserted)
327                            ppc_exception(cpu, PPC_EXCEPTION_EI);
328            }
329    }
330    
331    
332    /*
333     *  ppc_exception():
334     */
335    void ppc_exception(struct cpu *cpu, int exception_nr)
336    {
337            /*  Save PC and MSR:  */
338            cpu->cd.ppc.spr[SPR_SRR0] = cpu->pc;
339    
340            if (exception_nr >= 0x10 && exception_nr <= 0x13)
341                    cpu->cd.ppc.spr[SPR_SRR1] = (cpu->cd.ppc.msr & 0xffff)
342                        | (cpu->cd.ppc.cr & 0xf0000000);
343            else
344                    cpu->cd.ppc.spr[SPR_SRR1] = (cpu->cd.ppc.msr & 0x87c0ffff);
345    
346            if (!quiet_mode)
347                    fatal("[ PPC Exception 0x%x; pc=0x%"PRIx64" ]\n", exception_nr,
348                        (long long)cpu->pc);
349    
350            /*  Disable External Interrupts, Recoverable Interrupt Mode,
351                and go to Supervisor mode  */
352            cpu->cd.ppc.msr &= ~(PPC_MSR_EE | PPC_MSR_RI | PPC_MSR_PR);
353    
354            cpu->pc = exception_nr * 0x100;
355            if (cpu->cd.ppc.msr & PPC_MSR_IP)
356                    cpu->pc += 0xfff00000ULL;
357    
358            if (cpu->is_32bit)
359                    ppc32_pc_to_pointers(cpu);
360            else
361                    ppc_pc_to_pointers(cpu);
362  }  }
363    
364    
# Line 246  void ppc_cpu_register_dump(struct cpu *c Line 384  void ppc_cpu_register_dump(struct cpu *c
384    
385                  debug("cpu%i: pc  = 0x", x);                  debug("cpu%i: pc  = 0x", x);
386                  if (bits32)                  if (bits32)
387                          debug("%08x", (int)cpu->pc);                          debug("%08"PRIx32, (uint32_t)cpu->pc);
388                  else                  else
389                          debug("%016llx", (long long)cpu->pc);                          debug("%016"PRIx64, (uint64_t)cpu->pc);
390                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");
391    
392                  debug("cpu%i: lr  = 0x", x);                  debug("cpu%i: lr  = 0x", x);
393                  if (bits32)                  if (bits32)
394                          debug("%08x", (int)cpu->cd.ppc.lr);                          debug("%08"PRIx32, (uint32_t)cpu->cd.ppc.spr[SPR_LR]);
395                  else                  else
396                          debug("%016llx", (long long)cpu->cd.ppc.lr);                          debug("%016"PRIx64, (uint64_t)cpu->cd.ppc.spr[SPR_LR]);
397                  debug("  cr  = 0x%08x\n", (int)cpu->cd.ppc.cr);                  debug("  cr  = 0x%08"PRIx32, (uint32_t)cpu->cd.ppc.cr);
398    
                 debug("cpu%i: ctr = 0x", x);  
399                  if (bits32)                  if (bits32)
400                          debug("%08x", (int)cpu->cd.ppc.ctr);                          debug("  ");
401                    else
402                            debug("\ncpu%i: ", x);
403                    debug("ctr = 0x", x);
404                    if (bits32)
405                            debug("%08"PRIx32, (uint32_t)cpu->cd.ppc.spr[SPR_CTR]);
406                  else                  else
407                          debug("%016llx", (long long)cpu->cd.ppc.ctr);                          debug("%016"PRIx64, (uint64_t)cpu->cd.ppc.spr[SPR_CTR]);
408    
409                  debug("  xer = 0x", x);                  debug("  xer = 0x", x);
410                  if (bits32)                  if (bits32)
411                          debug("%08x\n", (int)cpu->cd.ppc.xer);                          debug("%08"PRIx32, (uint32_t)cpu->cd.ppc.spr[SPR_XER]);
412                  else                  else
413                          debug("%016llx\n", (long long)cpu->cd.ppc.xer);                          debug("%016"PRIx64, (uint64_t)cpu->cd.ppc.spr[SPR_XER]);
414    
415                    debug("\n");
416    
417                  if (bits32) {                  if (bits32) {
418                          /*  32-bit:  */                          /*  32-bit:  */
# Line 294  void ppc_cpu_register_dump(struct cpu *c Line 438  void ppc_cpu_register_dump(struct cpu *c
438                  }                  }
439    
440                  /*  Other special registers:  */                  /*  Other special registers:  */
441                  debug("cpu%i: srr0 = 0x%016llx  srr1 = 0x%016llx\n", x,                  if (bits32) {
442                      (long long)cpu->cd.ppc.srr0, (long long)cpu->cd.ppc.srr1);                          debug("cpu%i: srr0 = 0x%08x srr1 = 0x%08x\n", x,
443                  reg_access_msr(cpu, &tmp, 0);                              (int)cpu->cd.ppc.spr[SPR_SRR0],
444                  debug("cpu%i: msr = 0x%016llx  ", x, (long long)tmp);                              (int)cpu->cd.ppc.spr[SPR_SRR1]);
445                  debug("tb  = 0x%08x%08x\n",                  } else {
446                      (int)cpu->cd.ppc.tbu, (int)cpu->cd.ppc.tbl);                          debug("cpu%i: srr0 = 0x%016llx  srr1 = 0x%016llx\n", x,
447                  debug("cpu%i: dec = 0x%08x  hdec = 0x%08x\n",                              (long long)cpu->cd.ppc.spr[SPR_SRR0],
448                      x, (int)cpu->cd.ppc.dec, (int)cpu->cd.ppc.hdec);                              (long long)cpu->cd.ppc.spr[SPR_SRR1]);
449                    }
450                    debug("cpu%i: msr = ", x);
451                    reg_access_msr(cpu, &tmp, 0, 0);
452                    if (bits32)
453                            debug("0x%08x  ", (int)tmp);
454                    else
455                            debug("0x%016llx  ", (long long)tmp);
456                    debug("tb  = 0x%08x%08x\n", (int)cpu->cd.ppc.spr[SPR_TBU],
457                        (int)cpu->cd.ppc.spr[SPR_TBL]);
458                    debug("cpu%i: dec = 0x%08x", x, (int)cpu->cd.ppc.spr[SPR_DEC]);
459                    if (!bits32)
460                            debug("  hdec = 0x%08x\n",
461                                (int)cpu->cd.ppc.spr[SPR_HDEC]);
462                    debug("\n");
463          }          }
464    
465          if (coprocs & 1) {          if (coprocs & 1) {
# Line 323  void ppc_cpu_register_dump(struct cpu *c Line 481  void ppc_cpu_register_dump(struct cpu *c
481    
482          if (coprocs & 2) {          if (coprocs & 2) {
483                  debug("cpu%i:  sdr1 = 0x%llx\n", x,                  debug("cpu%i:  sdr1 = 0x%llx\n", x,
484                      (long long)cpu->cd.ppc.sdr1);                      (long long)cpu->cd.ppc.spr[SPR_SDR1]);
485                  for (i=0; i<4; i++)                  if (cpu->cd.ppc.cpu_type.flags & PPC_601)
486                          debug("cpu%i:  ibat%iu = 0x%08x  ibat%il = 0x%08x\n",                          debug("cpu%i:  PPC601-style, TODO!\n");
487                              x, i, cpu->cd.ppc.ibat_u[i],                  else {
488                              i, cpu->cd.ppc.ibat_l[i]);                          for (i=0; i<8; i++) {
489                  for (i=0; i<4; i++)                                  int spr = SPR_IBAT0U + i*2;
490                          debug("cpu%i:  dbat%iu = 0x%08x  dbat%il = 0x%08x\n",                                  uint32_t upper = cpu->cd.ppc.spr[spr];
491                              x, i, cpu->cd.ppc.dbat_u[i],                                  uint32_t lower = cpu->cd.ppc.spr[spr+1];
492                              i, cpu->cd.ppc.dbat_l[i]);                                  uint32_t len = (((upper & BAT_BL) << 15)
493                                        | 0x1ffff) + 1;
494                                    debug("cpu%i:  %sbat%i: u=0x%08x l=0x%08x ",
495                                        x, i<4? "i" : "d", i&3, upper, lower);
496                                    if (!(upper & BAT_V)) {
497                                            debug(" (not valid)\n");
498                                            continue;
499                                    }
500                                    if (len < 1048576)
501                                            debug(" (%i KB, ", len >> 10);
502                                    else
503                                            debug(" (%i MB, ", len >> 20);
504                                    if (upper & BAT_Vu)
505                                            debug("user, ");
506                                    if (upper & BAT_Vs)
507                                            debug("supervisor, ");
508                                    if (lower & (BAT_W | BAT_I | BAT_M | BAT_G))
509                                            debug("%s%s%s%s, ",
510                                                lower & BAT_W? "W" : "",
511                                                lower & BAT_I? "I" : "",
512                                                lower & BAT_M? "M" : "",
513                                                lower & BAT_G? "G" : "");
514                                    switch (lower & BAT_PP) {
515                                    case BAT_PP_NONE: debug("NO access"); break;
516                                    case BAT_PP_RO_S: debug("read-only, soft");
517                                                      break;
518                                    case BAT_PP_RO:   debug("read-only"); break;
519                                    case BAT_PP_RW:   debug("read/write"); break;
520                                    }
521                                    debug(")\n");
522                            }
523                    }
524            }
525    
526            if (coprocs & 4) {
527                    for (i=0; i<16; i++) {
528                            uint32_t s = cpu->cd.ppc.sr[i];
529                            debug("cpu%i:", x);
530                            debug("  sr%-2i = 0x%08x", i, (int)s);
531                            s &= (SR_TYPE | SR_SUKEY | SR_PRKEY | SR_NOEXEC);
532                            if (s != 0) {
533                                    debug("  (");
534                                    if (s & SR_TYPE) {
535                                            debug("NON-memory type");
536                                            s &= ~SR_TYPE;
537                                            if (s != 0)
538                                                    debug(", ");
539                                    }
540                                    if (s & SR_SUKEY) {
541                                            debug("supervisor-key");
542                                            s &= ~SR_SUKEY;
543                                            if (s != 0)
544                                                    debug(", ");
545                                    }
546                                    if (s & SR_PRKEY) {
547                                            debug("user-key");
548                                            s &= ~SR_PRKEY;
549                                            if (s != 0)
550                                                    debug(", ");
551                                    }
552                                    if (s & SR_NOEXEC)
553                                            debug("NOEXEC");
554                                    debug(")");
555                            }
556                            debug("\n");
557                    }
558          }          }
559  }  }
560    
561    
562  /*  /*
563   *  ppc_cpu_register_match():   *  ppc_cpu_tlbdump():
564     *
565     *  Not currently used for PPC.
566   */   */
567  void ppc_cpu_register_match(struct machine *m, char *name,  void ppc_cpu_tlbdump(struct machine *m, int x, int rawflag)
         int writeflag, uint64_t *valuep, int *match_register)  
568  {  {
569          int cpunr = 0;  }
   
         /*  CPU number:  */  
570    
         /*  TODO  */  
571    
572          /*  Register name:  */  static void add_response_word(struct cpu *cpu, char *r, uint64_t value,
573          if (strcasecmp(name, "pc") == 0) {          size_t maxlen, int len)
574                  if (writeflag) {  {
575                          m->cpus[cpunr]->pc = *valuep;          char *format = (len == 4)? "%08"PRIx64 : "%016"PRIx64;
576                  } else          if (len == 4)
577                          *valuep = m->cpus[cpunr]->pc;                  value &= 0xffffffffULL;
578                  *match_register = 1;          if (cpu->byte_order == EMUL_LITTLE_ENDIAN) {
579          } else if (strcasecmp(name, "msr") == 0) {                  if (len == 4) {
580                  if (writeflag)                          value = ((value & 0xff) << 24) +
581                          m->cpus[cpunr]->cd.ppc.msr = *valuep;                                  ((value & 0xff00) << 8) +
582                  else                                  ((value & 0xff0000) >> 8) +
583                          *valuep = m->cpus[cpunr]->cd.ppc.msr;                                  ((value & 0xff000000) >> 24);
584                  *match_register = 1;                  } else {
585          } else if (strcasecmp(name, "lr") == 0) {                          value = ((value & 0xff) << 56) +
586                  if (writeflag)                                  ((value & 0xff00) << 40) +
587                          m->cpus[cpunr]->cd.ppc.lr = *valuep;                                  ((value & 0xff0000) << 24) +
588                  else                                  ((value & 0xff000000ULL) << 8) +
589                          *valuep = m->cpus[cpunr]->cd.ppc.lr;                                  ((value & 0xff00000000ULL) >> 8) +
590                  *match_register = 1;                                  ((value & 0xff0000000000ULL) >> 24) +
591          } else if (strcasecmp(name, "cr") == 0) {                                  ((value & 0xff000000000000ULL) >> 40) +
592                  if (writeflag)                                  ((value & 0xff00000000000000ULL) >> 56);
                         m->cpus[cpunr]->cd.ppc.cr = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.cr;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "dec") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.dec = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.dec;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "hdec") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.hdec = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.hdec;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "ctr") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.ctr = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.ctr;  
                 *match_register = 1;  
         } else if (name[0] == 'r' && isdigit((int)name[1])) {  
                 int nr = atoi(name + 1);  
                 if (nr >= 0 && nr < PPC_NGPRS) {  
                         if (writeflag) {  
                                 m->cpus[cpunr]->cd.ppc.gpr[nr] = *valuep;  
                         } else  
                                 *valuep = m->cpus[cpunr]->cd.ppc.gpr[nr];  
                         *match_register = 1;  
                 }  
         } else if (strcasecmp(name, "xer") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.xer = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.xer;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "fpscr") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.fpscr = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.fpscr;  
                 *match_register = 1;  
         } else if (name[0] == 'f' && isdigit((int)name[1])) {  
                 int nr = atoi(name + 1);  
                 if (nr >= 0 && nr < PPC_NFPRS) {  
                         if (writeflag) {  
                                 m->cpus[cpunr]->cd.ppc.fpr[nr] = *valuep;  
                         } else  
                                 *valuep = m->cpus[cpunr]->cd.ppc.fpr[nr];  
                         *match_register = 1;  
593                  }                  }
594          }          }
595            snprintf(r + strlen(r), maxlen - strlen(r), format, (uint64_t)value);
596  }  }
597    
598    
599  /*  /*
600   *  ppc_cpu_show_full_statistics():   *  ppc_cpu_gdb_stub():
601   *   *
602   *  Show detailed statistics on opcode usage on each cpu.   *  Execute a "remote GDB" command. Returns a newly allocated response string
603     *  on success, NULL on failure.
604   */   */
605  void ppc_cpu_show_full_statistics(struct machine *m)  char *ppc_cpu_gdb_stub(struct cpu *cpu, char *cmd)
606  {  {
607          fatal("ppc_cpu_show_full_statistics(): TODO\n");          if (strcmp(cmd, "g") == 0) {
608  }                  int i;
609                    char *r;
610                    size_t wlen = cpu->is_32bit?
611                        sizeof(uint32_t) : sizeof(uint64_t);
612                    size_t len = 1 + 76 * wlen;
613                    r = malloc(len);
614                    if (r == NULL) {
615                            fprintf(stderr, "out of memory\n");
616                            exit(1);
617                    }
618                    r[0] = '\0';
619                    for (i=0; i<128; i++)
620                            add_response_word(cpu, r, i, len, wlen);
621                    return r;
622            }
623    
624            if (cmd[0] == 'p') {
625                    int regnr = strtol(cmd + 1, NULL, 16);
626                    size_t wlen = cpu->is_32bit?
627                        sizeof(uint32_t) : sizeof(uint64_t);
628                    size_t len = 2 * wlen + 1;
629                    char *r = malloc(len);
630                    r[0] = '\0';
631                    if (regnr >= 0 && regnr <= 31) {
632                            add_response_word(cpu, r,
633                                cpu->cd.ppc.gpr[regnr], len, wlen);
634                    } else if (regnr == 0x40) {
635                            add_response_word(cpu, r, cpu->pc, len, wlen);
636                    } else if (regnr == 0x42) {
637                            add_response_word(cpu, r, cpu->cd.ppc.cr, len, wlen);
638                    } else if (regnr == 0x43) {
639                            add_response_word(cpu, r, cpu->cd.ppc.spr[SPR_LR],
640                                len, wlen);
641                    } else if (regnr == 0x44) {
642                            add_response_word(cpu, r, cpu->cd.ppc.spr[SPR_CTR],
643                                len, wlen);
644                    } else if (regnr == 0x45) {
645                            add_response_word(cpu, r, cpu->cd.ppc.spr[SPR_XER],
646                                len, wlen);
647                    } else {
648                            /*  Unimplemented:  */
649                            add_response_word(cpu, r, 0xcc000 + regnr, len, wlen);
650                    }
651                    return r;
652            }
653    
654  /*          fatal("ppc_cpu_gdb_stub(): TODO\n");
655   *  ppc_cpu_tlbdump():          return NULL;
  *  
  *  Called from the debugger to dump the TLB in a readable format.  
  *  x is the cpu number to dump, or -1 to dump all CPUs.  
  *  
  *  If rawflag is nonzero, then the TLB contents isn't formated nicely,  
  *  just dumped.  
  */  
 void ppc_cpu_tlbdump(struct machine *m, int x, int rawflag)  
 {  
         fatal("ppc_cpu_tlbdump(): TODO\n");  
656  }  }
657    
658    
659  /*  /*
660   *  ppc_cpu_interrupt():   *  ppc_cpu_interrupt():
661     *
662     *  0..31 are used as BeBox interrupt numbers, 32..47 = ISA,
663     *  64 is used as a "re-assert" signal to cpu->machine->md_interrupt().
664     *
665     *  TODO: don't hardcode to BeBox!
666   */   */
667  int ppc_cpu_interrupt(struct cpu *cpu, uint64_t irq_nr)  int ppc_cpu_interrupt(struct cpu *cpu, uint64_t irq_nr)
668  {  {
669          fatal("ppc_cpu_interrupt(): TODO\n");          /*  fatal("ppc_cpu_interrupt(): 0x%x\n", (int)irq_nr);  */
670          return 0;          if (irq_nr <= 64) {
671                    if (cpu->machine->md_interrupt != NULL)
672                            cpu->machine->md_interrupt(
673                                cpu->machine, cpu, irq_nr, 1);
674                    else
675                            fatal("ppc_cpu_interrupt(): md_interrupt == NULL\n");
676            } else {
677                    /*  Assert PPC IRQ:  */
678                    cpu->cd.ppc.irq_asserted = 1;
679            }
680            return 1;
681  }  }
682    
683    
# Line 466  int ppc_cpu_interrupt(struct cpu *cpu, u Line 686  int ppc_cpu_interrupt(struct cpu *cpu, u
686   */   */
687  int ppc_cpu_interrupt_ack(struct cpu *cpu, uint64_t irq_nr)  int ppc_cpu_interrupt_ack(struct cpu *cpu, uint64_t irq_nr)
688  {  {
689          /*  fatal("ppc_cpu_interrupt_ack(): TODO\n");  */          if (irq_nr <= 64) {
690          return 0;                  if (cpu->machine->md_interrupt != NULL)
691                            cpu->machine->md_interrupt(cpu->machine,
692                                cpu, irq_nr, 0);
693            } else {
694                    /*  De-assert PPC IRQ:  */
695                    cpu->cd.ppc.irq_asserted = 0;
696            }
697            return 1;
698  }  }
699    
700    
# Line 484  int ppc_cpu_interrupt_ack(struct cpu *cp Line 711  int ppc_cpu_interrupt_ack(struct cpu *cp
711   *  cpu->pc for relative addresses.   *  cpu->pc for relative addresses.
712   */   */
713  int ppc_cpu_disassemble_instr(struct cpu *cpu, unsigned char *instr,  int ppc_cpu_disassemble_instr(struct cpu *cpu, unsigned char *instr,
714          int running, uint64_t dumpaddr, int bintrans)          int running, uint64_t dumpaddr)
715  {  {
716          int hi6, xo, lev, rt, rs, ra, rb, imm, sh, me, rc, l_bit, oe_bit;          int hi6, xo, lev, rt, rs, ra, rb, imm, sh, me, rc, l_bit, oe_bit;
717          int spr, aa_bit, lk_bit, bf, bh, bi, bo, mb, nb, bt, ba, bb, fpreg;          int spr, aa_bit, lk_bit, bf, bh, bi, bo, mb, nb, bt, ba, bb, fpreg;
# Line 523  int ppc_cpu_disassemble_instr(struct cpu Line 750  int ppc_cpu_disassemble_instr(struct cpu
750          hi6 = iword >> 26;          hi6 = iword >> 26;
751    
752          switch (hi6) {          switch (hi6) {
753            case 0x4:
754                    debug("ALTIVEC TODO");
755                    /*  vxor etc  */
756                    break;
757          case PPC_HI6_MULLI:          case PPC_HI6_MULLI:
758          case PPC_HI6_SUBFIC:          case PPC_HI6_SUBFIC:
759                  rt = (iword >> 21) & 31;                  rt = (iword >> 21) & 31;
# Line 715  int ppc_cpu_disassemble_instr(struct cpu Line 946  int ppc_cpu_disassemble_instr(struct cpu
946                          debug("unimplemented hi6_19, xo = 0x%x", xo);                          debug("unimplemented hi6_19, xo = 0x%x", xo);
947                  }                  }
948                  break;                  break;
949            case PPC_HI6_RLWNM:
950          case PPC_HI6_RLWIMI:          case PPC_HI6_RLWIMI:
951          case PPC_HI6_RLWINM:          case PPC_HI6_RLWINM:
952                  rs = (iword >> 21) & 31;                  rs = (iword >> 21) & 31;
953                  ra = (iword >> 16) & 31;                  ra = (iword >> 16) & 31;
954                  sh = (iword >> 11) & 31;                  sh = (iword >> 11) & 31;        /*  actually rb for rlwnm  */
955                  mb = (iword >> 6) & 31;                  mb = (iword >> 6) & 31;
956                  me = (iword >> 1) & 31;                  me = (iword >> 1) & 31;
957                  rc = iword & 1;                  rc = iword & 1;
958                  switch (hi6) {                  switch (hi6) {
959                    case PPC_HI6_RLWNM:
960                            mnem = power? "rlnm" : "rlwnm"; break;
961                  case PPC_HI6_RLWIMI:                  case PPC_HI6_RLWIMI:
962                          mnem = power? "rlimi" : "rlwimi"; break;                          mnem = power? "rlimi" : "rlwimi"; break;
963                  case PPC_HI6_RLWINM:                  case PPC_HI6_RLWINM:
964                          mnem = power? "rlinm" : "rlwinm"; break;                          mnem = power? "rlinm" : "rlwinm"; break;
965                  }                  }
966                  debug("%s%s\tr%i,r%i,%i,%i,%i",                  debug("%s%s\tr%i,r%i,%s%i,%i,%i",
967                      mnem, rc?".":"", ra, rs, sh, mb, me);                      mnem, rc?".":"", ra, rs,
968                        hi6 == PPC_HI6_RLWNM? "r" : "",
969                        sh, mb, me);
970                  break;                  break;
971          case PPC_HI6_ORI:          case PPC_HI6_ORI:
972          case PPC_HI6_ORIS:          case PPC_HI6_ORIS:
# Line 769  int ppc_cpu_disassemble_instr(struct cpu Line 1005  int ppc_cpu_disassemble_instr(struct cpu
1005          case PPC_HI6_30:          case PPC_HI6_30:
1006                  xo = (iword >> 2) & 7;                  xo = (iword >> 2) & 7;
1007                  switch (xo) {                  switch (xo) {
1008                    case PPC_30_RLDICL:
1009                  case PPC_30_RLDICR:                  case PPC_30_RLDICR:
1010                    case PPC_30_RLDIMI:     /*  mb, not me  */
1011                            mnem = NULL;
1012                            switch (xo) {
1013                            case PPC_30_RLDICL: mnem = "rldicl"; break;
1014                            case PPC_30_RLDICR: mnem = "rldicr"; break;
1015                            case PPC_30_RLDIMI: mnem = "rldimi"; break;
1016                            }
1017                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1018                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
1019                          sh = ((iword >> 11) & 31) | ((iword & 2) << 4);                          sh = ((iword >> 11) & 31) | ((iword & 2) << 4);
1020                          me = ((iword >> 6) & 31) | (iword & 0x20);                          me = ((iword >> 6) & 31) | (iword & 0x20);
1021                          rc = iword & 1;                          rc = iword & 1;
1022                          debug("rldicr%s\tr%i,r%i,%i,%i",                          debug("%s%s\tr%i,r%i,%i,%i",
1023                              rc?".":"", ra, rs, sh, me);                              mnem, rc?".":"", ra, rs, sh, me);
1024                          break;                          break;
1025                  default:                  default:
1026                          debug("unimplemented hi6_30, xo = 0x%x", xo);                          debug("unimplemented hi6_30, xo = 0x%x", xo);
# Line 836  int ppc_cpu_disassemble_instr(struct cpu Line 1080  int ppc_cpu_disassemble_instr(struct cpu
1080                  case PPC_31_LDARX:                  case PPC_31_LDARX:
1081                  case PPC_31_LBZX:                  case PPC_31_LBZX:
1082                  case PPC_31_LBZUX:                  case PPC_31_LBZUX:
1083                    case PPC_31_LHAX:
1084                    case PPC_31_LHAUX:
1085                  case PPC_31_LHZX:                  case PPC_31_LHZX:
1086                  case PPC_31_LHZUX:                  case PPC_31_LHZUX:
1087                  case PPC_31_LWZX:                  case PPC_31_LWZX:
1088                  case PPC_31_LWZUX:                  case PPC_31_LWZUX:
1089                    case PPC_31_LHBRX:
1090                    case PPC_31_LWBRX:
1091                    case PPC_31_LFDX:
1092                    case PPC_31_LFSX:
1093                  case PPC_31_STWCX_DOT:                  case PPC_31_STWCX_DOT:
1094                  case PPC_31_STDCX_DOT:                  case PPC_31_STDCX_DOT:
1095                  case PPC_31_STBX:                  case PPC_31_STBX:
# Line 850  int ppc_cpu_disassemble_instr(struct cpu Line 1100  int ppc_cpu_disassemble_instr(struct cpu
1100                  case PPC_31_STWUX:                  case PPC_31_STWUX:
1101                  case PPC_31_STDX:                  case PPC_31_STDX:
1102                  case PPC_31_STDUX:                  case PPC_31_STDUX:
1103                    case PPC_31_STHBRX:
1104                    case PPC_31_STWBRX:
1105                    case PPC_31_STFDX:
1106                    case PPC_31_STFSX:
1107                          /*  rs for stores, rt for loads, actually  */                          /*  rs for stores, rt for loads, actually  */
1108                          load = 0; wlen = 0;                          load = 0; wlen = 0; fpreg = 0;
1109                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1110                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
1111                          rb = (iword >> 11) & 31;                          rb = (iword >> 11) & 31;
# Line 860  int ppc_cpu_disassemble_instr(struct cpu Line 1114  int ppc_cpu_disassemble_instr(struct cpu
1114                          case PPC_31_LDARX: wlen=8;load=1; mnem = "ldarx"; break;                          case PPC_31_LDARX: wlen=8;load=1; mnem = "ldarx"; break;
1115                          case PPC_31_LBZX:  wlen=1;load=1; mnem = "lbzx"; break;                          case PPC_31_LBZX:  wlen=1;load=1; mnem = "lbzx"; break;
1116                          case PPC_31_LBZUX: wlen=1;load=1; mnem = "lbzux"; break;                          case PPC_31_LBZUX: wlen=1;load=1; mnem = "lbzux"; break;
1117                            case PPC_31_LHAX:  wlen=2;load=1; mnem = "lhax"; break;
1118                            case PPC_31_LHAUX: wlen=2;load=1; mnem = "lhaux"; break;
1119                          case PPC_31_LHZX:  wlen=2;load=1; mnem = "lhzx"; break;                          case PPC_31_LHZX:  wlen=2;load=1; mnem = "lhzx"; break;
1120                          case PPC_31_LHZUX: wlen=2;load=1; mnem = "lhzux"; break;                          case PPC_31_LHZUX: wlen=2;load=1; mnem = "lhzux"; break;
1121                          case PPC_31_LWZX:  wlen = 4; load = 1;                          case PPC_31_LWZX:  wlen = 4; load = 1;
# Line 868  int ppc_cpu_disassemble_instr(struct cpu Line 1124  int ppc_cpu_disassemble_instr(struct cpu
1124                          case PPC_31_LWZUX: wlen = 4; load = 1;                          case PPC_31_LWZUX: wlen = 4; load = 1;
1125                                  mnem = power? "lux":"lwzux";                                  mnem = power? "lux":"lwzux";
1126                                  break;                                  break;
1127                            case PPC_31_LFDX: fpreg = 1; wlen = 8; load = 1;
1128                                    mnem = "lfdx"; break;
1129                            case PPC_31_LFSX: fpreg = 1; wlen = 4; load = 1;
1130                                    mnem = "lfsx"; break;
1131                          case PPC_31_STWCX_DOT: wlen=4; mnem = "stwcx."; break;                          case PPC_31_STWCX_DOT: wlen=4; mnem = "stwcx."; break;
1132                          case PPC_31_STDCX_DOT: wlen=8; mnem = "stdcx."; break;                          case PPC_31_STDCX_DOT: wlen=8; mnem = "stdcx."; break;
1133                          case PPC_31_STBX:  wlen=1; mnem = "stbx"; break;                          case PPC_31_STBX:  wlen=1; mnem = "stbx"; break;
# Line 882  int ppc_cpu_disassemble_instr(struct cpu Line 1142  int ppc_cpu_disassemble_instr(struct cpu
1142                                  break;                                  break;
1143                          case PPC_31_STDX:  wlen = 8; mnem = "stdx"; break;                          case PPC_31_STDX:  wlen = 8; mnem = "stdx"; break;
1144                          case PPC_31_STDUX: wlen = 8; mnem = "stdux"; break;                          case PPC_31_STDUX: wlen = 8; mnem = "stdux"; break;
1145                            case PPC_31_LHBRX:  wlen = 2; mnem = "lhbrx"; break;
1146                            case PPC_31_LWBRX:  wlen = 4; mnem = power?
1147                                                "lbrx" : "lwbrx"; break;
1148                            case PPC_31_STHBRX: wlen = 2; mnem = "sthbrx"; break;
1149                            case PPC_31_STWBRX: wlen = 4; mnem = power?
1150                                                "stbrx" : "stwbrx"; break;
1151                            case PPC_31_STFDX: fpreg = 1; wlen = 8;
1152                                    mnem = "stfdx"; break;
1153                            case PPC_31_STFSX: fpreg = 1; wlen = 4;
1154                                    mnem = "stfsx"; break;
1155                          }                          }
1156                          debug("%s\tr%i,r%i,r%i", mnem, rs, ra, rb);                          debug("%s\t%s%i,r%i,r%i", mnem,
1157                                fpreg? "f" : "r", rs, ra, rb);
1158                          if (!running)                          if (!running)
1159                                  break;                                  break;
1160                          addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) +                          addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) +
1161                              cpu->cd.ppc.gpr[rb];                              cpu->cd.ppc.gpr[rb];
1162                            if (cpu->cd.ppc.bits == 32)
1163                                    addr &= 0xffffffff;
1164                          symbol = get_symbol_name(&cpu->machine->symbol_context,                          symbol = get_symbol_name(&cpu->machine->symbol_context,
1165                              addr, &offset);                              addr, &offset);
1166                          if (symbol != NULL)                          if (symbol != NULL)
1167                                  debug(" \t<%s", symbol);                                  debug(" \t<%s", symbol);
1168                          else                          else
1169                                  debug(" \t<0x%llx", (long long)addr);                                  debug(" \t<0x%llx", (long long)addr);
1170                          if (wlen > 0) {                          if (wlen > 0 && !fpreg /* && !reverse */) {
1171                                  /*  TODO  */                                  /*  TODO  */
1172                          }                          }
1173                          debug(">");                          debug(">");
# Line 911  int ppc_cpu_disassemble_instr(struct cpu Line 1184  int ppc_cpu_disassemble_instr(struct cpu
1184                          }                          }
1185                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);
1186                          break;                          break;
1187                    case PPC_31_WRTEEI:
1188                            debug("wrteei\t%i", iword & 0x8000? 1 : 0);
1189                            break;
1190                    case PPC_31_MTMSRD:
1191                            /*  TODO: Just a guess based on MTMSR  */
1192                            rs = (iword >> 21) & 31;
1193                            l_bit = (iword >> 16) & 1;
1194                            debug("mtmsrd\tr%i", rs);
1195                            if (l_bit)
1196                                    debug(",%i", l_bit);
1197                            break;
1198                  case PPC_31_ADDZE:                  case PPC_31_ADDZE:
1199                  case PPC_31_ADDZEO:                  case PPC_31_ADDZEO:
1200                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
# Line 928  int ppc_cpu_disassemble_instr(struct cpu Line 1212  int ppc_cpu_disassemble_instr(struct cpu
1212                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);
1213                          break;                          break;
1214                  case PPC_31_MTSR:                  case PPC_31_MTSR:
1215                          /*  Move to segment register  */                  case PPC_31_MFSR:
1216                            /*  Move to/from segment register  */
1217                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
1218                          ra = (iword >> 16) & 15;        /*  actually: sr  */                          ra = (iword >> 16) & 15;        /*  actually: sr  */
1219                          debug("mtsr\t%i,r%i", ra, rt);                          switch (xo) {
1220                            case PPC_31_MTSR:  mnem = "mtsr"; break;
1221                            case PPC_31_MFSR:  mnem = "mfsr"; break;
1222                            }
1223                            debug("%s\tr%i,%i", mnem, rt, ra);
1224                          break;                          break;
1225                  case PPC_31_MTSRIN:                  case PPC_31_MTSRIN:
1226                  case PPC_31_MFSRIN:                  case PPC_31_MFSRIN:
# Line 962  int ppc_cpu_disassemble_instr(struct cpu Line 1251  int ppc_cpu_disassemble_instr(struct cpu
1251                  case PPC_31_SUBFCO:                  case PPC_31_SUBFCO:
1252                  case PPC_31_SUBFE:                  case PPC_31_SUBFE:
1253                  case PPC_31_SUBFEO:                  case PPC_31_SUBFEO:
1254                    case PPC_31_SUBFME:
1255                    case PPC_31_SUBFMEO:
1256                  case PPC_31_SUBFZE:                  case PPC_31_SUBFZE:
1257                  case PPC_31_SUBFZEO:                  case PPC_31_SUBFZEO:
1258                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
# Line 1007  int ppc_cpu_disassemble_instr(struct cpu Line 1298  int ppc_cpu_disassemble_instr(struct cpu
1298                          case PPC_31_SUBF:   mnem = "subf"; break;                          case PPC_31_SUBF:   mnem = "subf"; break;
1299                          case PPC_31_SUBFO:  mnem = "subfo"; break;                          case PPC_31_SUBFO:  mnem = "subfo"; break;
1300                          case PPC_31_SUBFC:                          case PPC_31_SUBFC:
1301                                  mnem = power? "sf" : "subfc";                                  mnem = power? "sf" : "subfc"; break;
                                 break;  
1302                          case PPC_31_SUBFCO:                          case PPC_31_SUBFCO:
1303                                  mnem = power? "sfo" : "subfco";                                  mnem = power? "sfo" : "subfco"; break;
                                 break;  
1304                          case PPC_31_SUBFE:                          case PPC_31_SUBFE:
1305                                  mnem = power? "sfe" : "subfe";                                  mnem = power? "sfe" : "subfe"; break;
                                 break;  
1306                          case PPC_31_SUBFEO:                          case PPC_31_SUBFEO:
1307                                  mnem = power? "sfeo" : "subfeo";                                  mnem = power? "sfeo" : "subfeo"; break;
1308                                  break;                          case PPC_31_SUBFME:
1309                                    mnem = power? "sfme" : "subfme"; break;
1310                            case PPC_31_SUBFMEO:
1311                                    mnem = power? "sfmeo" : "subfmeo"; break;
1312                          case PPC_31_SUBFZE:                          case PPC_31_SUBFZE:
1313                                  mnem = power? "sfze" : "subfze";                                  mnem = power? "sfze" : "subfze";
1314                                  no_rb = 1;                                  no_rb = 1;
# Line 1035  int ppc_cpu_disassemble_instr(struct cpu Line 1326  int ppc_cpu_disassemble_instr(struct cpu
1326                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
1327                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);
1328                          switch (spr) {                          switch (spr) {
1329                            /*  Some very common ones:  */
1330                          case 8:    debug("mflr\tr%i", rt); break;                          case 8:    debug("mflr\tr%i", rt); break;
1331                          case 9:    debug("mfctr\tr%i", rt); break;                          case 9:    debug("mfctr\tr%i", rt); break;
                         case 26:   debug("mfsrr0\tr%i", rt); break;  
                         case 27:   debug("mfsrr1\tr%i", rt); break;  
                         case 272:  debug("mfsprg\t0,r%i", rt); break;  
                         case 273:  debug("mfsprg\t1,r%i", rt); break;  
                         case 274:  debug("mfsprg\t2,r%i", rt); break;  
                         case 275:  debug("mfsprg\t3,r%i", rt); break;  
                         case 287:  debug("mfpvr\tr%i", rt); break;  
                         /*  TODO: 1008 = hid0?  */  
                         case 1008: debug("mfdbsr\tr%i", rt); break;  
                         case 1009: debug("mfhid1\tr%i", rt); break;  
                         case 1017: debug("mfl2cr\tr%i", rt); break;  
                         case 1018: debug("mfl3cr\tr%i", rt); break;  
1332                          default:debug("mfspr\tr%i,spr%i", rt, spr);                          default:debug("mfspr\tr%i,spr%i", rt, spr);
1333                          }                          }
1334                            if (spr == 8 || spr == 9)
1335                                    debug("\t");
1336                            debug("\t<%s%s", running? "read from " : "",
1337                                ppc_spr_names[spr]==NULL? "?" : ppc_spr_names[spr]);
1338                            if (running) {
1339                                    if (cpu->cd.ppc.bits == 32)
1340                                            debug(": 0x%x", (int)
1341                                                cpu->cd.ppc.spr[spr]);
1342                                    else
1343                                            debug(": 0x%llx", (long long)
1344                                                cpu->cd.ppc.spr[spr]);
1345                            }
1346                            debug(">");
1347                            break;
1348                    case PPC_31_TLBIA:
1349                            debug("tlbia");
1350                            break;
1351                    case PPC_31_SLBIA:
1352                            debug("slbia");
1353                            break;
1354                    case PPC_31_TLBLD:
1355                    case PPC_31_TLBLI:
1356                            rb = (iword >> 11) & 31;
1357                            debug("tlbl%s\tr%i", xo == PPC_31_TLBLD? "d" : "i", rb);
1358                          break;                          break;
1359                  case PPC_31_TLBIE:                  case PPC_31_TLBIE:
1360                          /*  TODO: what is ra? The IBM online docs didn't say  */                          /*  TODO: what is ra? The IBM online docs didn't say  */
# Line 1061  int ppc_cpu_disassemble_instr(struct cpu Line 1365  int ppc_cpu_disassemble_instr(struct cpu
1365                          else                          else
1366                                  debug("tlbie\tr%i", rb);                                  debug("tlbie\tr%i", rb);
1367                          break;                          break;
1368                    case PPC_31_TLBSX_DOT:
1369                            rs = (iword >> 21) & 31;
1370                            ra = (iword >> 16) & 31;
1371                            rb = (iword >> 11) & 31;
1372                            debug("tlbsx.\tr%i,r%i,r%i", rs, ra, rb);
1373                            break;
1374                  case PPC_31_TLBSYNC:                  case PPC_31_TLBSYNC:
1375                          debug("tlbsync");                          debug("tlbsync");
1376                          break;                          break;
# Line 1105  int ppc_cpu_disassemble_instr(struct cpu Line 1415  int ppc_cpu_disassemble_instr(struct cpu
1415                          debug("%s\tr%i,r%i", mnem, ra, rb);                          debug("%s\tr%i,r%i", mnem, ra, rb);
1416                          break;                          break;
1417                  case PPC_31_SLW:                  case PPC_31_SLW:
1418                    case PPC_31_SLD:
1419                  case PPC_31_SRAW:                  case PPC_31_SRAW:
1420                  case PPC_31_SRW:                  case PPC_31_SRW:
1421                  case PPC_31_AND:                  case PPC_31_AND:
1422                  case PPC_31_ANDC:                  case PPC_31_ANDC:
1423                  case PPC_31_NOR:                  case PPC_31_NOR:
1424                    case PPC_31_EQV:
1425                  case PPC_31_OR:                  case PPC_31_OR:
1426                  case PPC_31_ORC:                  case PPC_31_ORC:
1427                  case PPC_31_XOR:                  case PPC_31_XOR:
# Line 1124  int ppc_cpu_disassemble_instr(struct cpu Line 1436  int ppc_cpu_disassemble_instr(struct cpu
1436                                  switch (xo) {                                  switch (xo) {
1437                                  case PPC_31_SLW:  mnem =                                  case PPC_31_SLW:  mnem =
1438                                          power? "sl" : "slw"; break;                                          power? "sl" : "slw"; break;
1439                                    case PPC_31_SLD:  mnem = "sld"; break;
1440                                  case PPC_31_SRAW:  mnem =                                  case PPC_31_SRAW:  mnem =
1441                                          power? "sra" : "sraw"; break;                                          power? "sra" : "sraw"; break;
1442                                  case PPC_31_SRW:  mnem =                                  case PPC_31_SRW:  mnem =
# Line 1132  int ppc_cpu_disassemble_instr(struct cpu Line 1445  int ppc_cpu_disassemble_instr(struct cpu
1445                                  case PPC_31_NAND: mnem = "nand"; break;                                  case PPC_31_NAND: mnem = "nand"; break;
1446                                  case PPC_31_ANDC: mnem = "andc"; break;                                  case PPC_31_ANDC: mnem = "andc"; break;
1447                                  case PPC_31_NOR:  mnem = "nor"; break;                                  case PPC_31_NOR:  mnem = "nor"; break;
1448                                    case PPC_31_EQV:  mnem = "eqv"; break;
1449                                  case PPC_31_OR:   mnem = "or"; break;                                  case PPC_31_OR:   mnem = "or"; break;
1450                                  case PPC_31_ORC:  mnem = "orc"; break;                                  case PPC_31_ORC:  mnem = "orc"; break;
1451                                  case PPC_31_XOR:  mnem = "xor"; break;                                  case PPC_31_XOR:  mnem = "xor"; break;
# Line 1172  int ppc_cpu_disassemble_instr(struct cpu Line 1486  int ppc_cpu_disassemble_instr(struct cpu
1486                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1487                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);
1488                          switch (spr) {                          switch (spr) {
1489                            /*  Some very common ones:  */
1490                          case 8:    debug("mtlr\tr%i", rs); break;                          case 8:    debug("mtlr\tr%i", rs); break;
1491                          case 9:    debug("mtctr\tr%i", rs); break;                          case 9:    debug("mtctr\tr%i", rs); break;
                         case 26:   debug("mtsrr0\tr%i", rs); break;  
                         case 27:   debug("mtsrr1\tr%i", rs); break;  
                         case 272:  debug("mtsprg\t0,r%i", rs); break;  
                         case 273:  debug("mtsprg\t1,r%i", rs); break;  
                         case 274:  debug("mtsprg\t2,r%i", rs); break;  
                         case 275:  debug("mtsprg\t3,r%i", rs); break;  
                         case 528:  debug("mtibatu\t0,r%i", rs); break;  
                         case 529:  debug("mtibatl\t0,r%i", rs); break;  
                         case 530:  debug("mtibatu\t1,r%i", rs); break;  
                         case 531:  debug("mtibatl\t1,r%i", rs); break;  
                         case 532:  debug("mtibatu\t2,r%i", rs); break;  
                         case 533:  debug("mtibatl\t2,r%i", rs); break;  
                         case 534:  debug("mtibatu\t3,r%i", rs); break;  
                         case 535:  debug("mtibatl\t3,r%i", rs); break;  
                         case 536:  debug("mtdbatu\t0,r%i", rs); break;  
                         case 537:  debug("mtdbatl\t0,r%i", rs); break;  
                         case 538:  debug("mtdbatu\t1,r%i", rs); break;  
                         case 539:  debug("mtdbatl\t1,r%i", rs); break;  
                         case 540:  debug("mtdbatu\t2,r%i", rs); break;  
                         case 541:  debug("mtdbatl\t2,r%i", rs); break;  
                         case 542:  debug("mtdbatu\t3,r%i", rs); break;  
                         case 543:  debug("mtdbatl\t3,r%i", rs); break;  
                         case 1008: debug("mtdbsr\tr%i", rs); break;  
1492                          default:debug("mtspr\tspr%i,r%i", spr, rs);                          default:debug("mtspr\tspr%i,r%i", spr, rs);
1493                          }                          }
1494                            if (spr == 8 || spr == 9)
1495                                    debug("\t");
1496                            debug("\t<%s%s", running? "write to " : "",
1497                                ppc_spr_names[spr]==NULL? "?" : ppc_spr_names[spr]);
1498                            if (running) {
1499                                    if (cpu->cd.ppc.bits == 32)
1500                                            debug(": 0x%x", (int)
1501                                                cpu->cd.ppc.gpr[rs]);
1502                                    else
1503                                            debug(": 0x%llx", (long long)
1504                                                cpu->cd.ppc.gpr[rs]);
1505                            }
1506                            debug(">");
1507                          break;                          break;
1508                  case PPC_31_SYNC:                  case PPC_31_SYNC:
1509                          debug("%s", power? "dcs" : "sync");                          debug("%s", power? "dcs" : "sync");
# Line 1216  int ppc_cpu_disassemble_instr(struct cpu Line 1521  int ppc_cpu_disassemble_instr(struct cpu
1521                          }                          }
1522                          debug("%s\tr%i,r%i,%i", mnem, rs, ra, nb);                          debug("%s\tr%i,r%i,%i", mnem, rs, ra, nb);
1523                          break;                          break;
                 case PPC_31_LHBRX:  
                 case PPC_31_LWBRX:  
                 case PPC_31_STHBRX:  
                 case PPC_31_STWBRX:  
                         rt = (iword >> 21) & 31;        /*  stores use rs  */  
                         ra = (iword >> 16) & 31;  
                         rb = (iword >> 11) & 31;  
                         switch (xo) {  
                         case PPC_31_LHBRX:  mnem = "lhbrx"; break;  
                         case PPC_31_LWBRX:  mnem = power?  
                                             "lbrx" : "lwbrx"; break;  
                         case PPC_31_STHBRX: mnem = "sthbrx"; break;  
                         case PPC_31_STWBRX: mnem = power?  
                                             "stbrx" : "stwbrx"; break;  
                         }  
                         debug("%s\tr%i,r%i,r%i", mnem, rt, ra, rb);  
                         break;  
1524                  case PPC_31_SRAWI:                  case PPC_31_SRAWI:
1525                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1526                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
# Line 1242  int ppc_cpu_disassemble_instr(struct cpu Line 1530  int ppc_cpu_disassemble_instr(struct cpu
1530                          debug("%s%s\tr%i,r%i,%i", mnem,                          debug("%s%s\tr%i,r%i,%i", mnem,
1531                              rc? "." : "", ra, rs, sh);                              rc? "." : "", ra, rs, sh);
1532                          break;                          break;
1533                    case PPC_31_DSSALL:
1534                            debug("dssall");
1535                            break;
1536                  case PPC_31_EIEIO:                  case PPC_31_EIEIO:
1537                          debug("%s", power? "eieio?" : "eieio");                          debug("%s", power? "eieio?" : "eieio");
1538                          break;                          break;
# Line 1264  int ppc_cpu_disassemble_instr(struct cpu Line 1555  int ppc_cpu_disassemble_instr(struct cpu
1555                          }                          }
1556                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", ra, rs);                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", ra, rs);
1557                          break;                          break;
1558                    case PPC_31_LVX:
1559                    case PPC_31_LVXL:
1560                    case PPC_31_STVX:
1561                    case PPC_31_STVXL:
1562                            rs = (iword >> 21) & 31;        /*  vs for stores,  */
1563                            ra = (iword >> 16) & 31;        /*  rs=vl for loads  */
1564                            rb = (iword >> 11) & 31;
1565                            rc = iword & 1;
1566                            switch (xo) {
1567                            case PPC_31_LVX:   mnem = "lvx";  break;
1568                            case PPC_31_LVXL:  mnem = "lvxl"; break;
1569                            case PPC_31_STVX:  mnem = "stvx";  break;
1570                            case PPC_31_STVXL: mnem = "stvxl"; break;
1571                            }
1572                            debug("%s%s\tv%i,r%i,r%i", mnem, rc? "." : "",
1573                                rs, ra, rb);
1574                            break;
1575                  default:                  default:
1576                          debug("unimplemented hi6_31, xo = 0x%x", xo);                          debug("unimplemented hi6_31, xo = 0x%x", xo);
1577                  }                  }
1578                  break;                  break;
1579            case PPC_HI6_LD:
1580          case PPC_HI6_LWZ:          case PPC_HI6_LWZ:
1581          case PPC_HI6_LWZU:          case PPC_HI6_LWZU:
1582          case PPC_HI6_LHZ:          case PPC_HI6_LHZ:
# Line 1276  int ppc_cpu_disassemble_instr(struct cpu Line 1585  int ppc_cpu_disassemble_instr(struct cpu
1585          case PPC_HI6_LHAU:          case PPC_HI6_LHAU:
1586          case PPC_HI6_LBZ:          case PPC_HI6_LBZ:
1587          case PPC_HI6_LBZU:          case PPC_HI6_LBZU:
1588            case PPC_HI6_LFD:
1589            case PPC_HI6_LFS:
1590          case PPC_HI6_LMW:          case PPC_HI6_LMW:
1591            case PPC_HI6_STD:
1592          case PPC_HI6_STW:          case PPC_HI6_STW:
1593          case PPC_HI6_STWU:          case PPC_HI6_STWU:
1594          case PPC_HI6_STH:          case PPC_HI6_STH:
# Line 1284  int ppc_cpu_disassemble_instr(struct cpu Line 1596  int ppc_cpu_disassemble_instr(struct cpu
1596          case PPC_HI6_STB:          case PPC_HI6_STB:
1597          case PPC_HI6_STBU:          case PPC_HI6_STBU:
1598          case PPC_HI6_STMW:          case PPC_HI6_STMW:
         case PPC_HI6_LFD:  
1599          case PPC_HI6_STFD:          case PPC_HI6_STFD:
1600            case PPC_HI6_STFS:
1601                  /*  NOTE: Loads use rt, not rs, but are otherwise similar                  /*  NOTE: Loads use rt, not rs, but are otherwise similar
1602                      to stores  */                      to stores  */
1603                  load = 0; wlen = 0;                  load = 0; wlen = 0;
# Line 1294  int ppc_cpu_disassemble_instr(struct cpu Line 1606  int ppc_cpu_disassemble_instr(struct cpu
1606                  imm = (int16_t)(iword & 0xffff);                  imm = (int16_t)(iword & 0xffff);
1607                  fpreg = 0;                  fpreg = 0;
1608                  switch (hi6) {                  switch (hi6) {
1609                    case PPC_HI6_LD:  load=1; wlen = 8; mnem = "ld"; break;
1610                  case PPC_HI6_LWZ:  load=1; wlen = 4;                  case PPC_HI6_LWZ:  load=1; wlen = 4;
1611                          mnem = power? "l" : "lwz"; break;                          mnem = power? "l" : "lwz"; break;
1612                  case PPC_HI6_LWZU: load=1; wlen = 4;                  case PPC_HI6_LWZU: load=1; wlen = 4;
# Line 1310  int ppc_cpu_disassemble_instr(struct cpu Line 1623  int ppc_cpu_disassemble_instr(struct cpu
1623                          mnem = "lbz"; break;                          mnem = "lbz"; break;
1624                  case PPC_HI6_LBZU: load=1; wlen = 1;                  case PPC_HI6_LBZU: load=1; wlen = 1;
1625                          mnem = "lbzu"; break;                          mnem = "lbzu"; break;
1626                    case PPC_HI6_LFD:  load=1; fpreg=1; wlen=8; mnem = "lfd"; break;
1627                    case PPC_HI6_LFS:  load=1; fpreg=1; wlen=4; mnem = "lfs"; break;
1628                    case PPC_HI6_STD:  wlen=8; mnem = "std"; break;
1629                  case PPC_HI6_STW:  wlen=4; mnem = power? "st" : "stw"; break;                  case PPC_HI6_STW:  wlen=4; mnem = power? "st" : "stw"; break;
1630                  case PPC_HI6_STWU: wlen=4; mnem = power? "stu" : "stwu"; break;                  case PPC_HI6_STWU: wlen=4; mnem = power? "stu" : "stwu"; break;
1631                  case PPC_HI6_STH:  wlen=2; mnem = "sth"; break;                  case PPC_HI6_STH:  wlen=2; mnem = "sth"; break;
# Line 1318  int ppc_cpu_disassemble_instr(struct cpu Line 1634  int ppc_cpu_disassemble_instr(struct cpu
1634                  case PPC_HI6_STBU: wlen=1; mnem = "stbu"; break;                  case PPC_HI6_STBU: wlen=1; mnem = "stbu"; break;
1635                  case PPC_HI6_LMW:  load=1; mnem = power? "lm" : "lmw"; break;                  case PPC_HI6_LMW:  load=1; mnem = power? "lm" : "lmw"; break;
1636                  case PPC_HI6_STMW: mnem = power? "stm" : "stmw"; break;                  case PPC_HI6_STMW: mnem = power? "stm" : "stmw"; break;
1637                  case PPC_HI6_LFD:  load=1; fpreg = 1; mnem = "lfd"; break;                  case PPC_HI6_STFD: fpreg=1; wlen=8; mnem = "stfd"; break;
1638                  case PPC_HI6_STFD: fpreg = 1; mnem = "stfd"; break;                  case PPC_HI6_STFS: fpreg=1; wlen=4; mnem = "stfs"; break;
1639                  }                  }
1640                  debug("%s\t", mnem);                  debug("%s\t", mnem);
1641                  if (fpreg)                  if (fpreg)
# Line 1330  int ppc_cpu_disassemble_instr(struct cpu Line 1646  int ppc_cpu_disassemble_instr(struct cpu
1646                  if (!running)                  if (!running)
1647                          break;                          break;
1648                  addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) + imm;                  addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) + imm;
1649                    if (cpu->cd.ppc.bits == 32)
1650                            addr &= 0xffffffff;
1651                  symbol = get_symbol_name(&cpu->machine->symbol_context,                  symbol = get_symbol_name(&cpu->machine->symbol_context,
1652                      addr, &offset);                      addr, &offset);
1653                  if (symbol != NULL)                  if (symbol != NULL)
# Line 1374  int ppc_cpu_disassemble_instr(struct cpu Line 1692  int ppc_cpu_disassemble_instr(struct cpu
1692                          int i;                          int i;
1693                          for (i=0; i<wlen; i++)                          for (i=0; i<wlen; i++)
1694                                  tdata |= (cpu->cd.ppc.gpr[rs] &                                  tdata |= (cpu->cd.ppc.gpr[rs] &
1695                                      ((uint64_t)0xff << i));                                      ((uint64_t)0xff << (i*8)));
1696                          debug(": ");                          debug(": ");
1697                          if (wlen >= 4) {                          if (wlen >= 4) {
1698                                  symbol = get_symbol_name(&cpu->machine->                                  symbol = get_symbol_name(&cpu->machine->
# Line 1382  int ppc_cpu_disassemble_instr(struct cpu Line 1700  int ppc_cpu_disassemble_instr(struct cpu
1700                                  if (symbol != NULL)                                  if (symbol != NULL)
1701                                          debug("%s", symbol);                                          debug("%s", symbol);
1702                                  else                                  else
1703                                          debug("0x%llx",                                          debug("0x%llx", (long long)tdata);
                                             (long long)tdata);  
1704                          } else {                          } else {
1705                                  if (tdata > -256 && tdata < 256)                                  if (tdata > -256 && tdata < 256)
1706                                          debug("%i", (int)tdata);                                          debug("%i", (int)tdata);
# Line 1393  int ppc_cpu_disassemble_instr(struct cpu Line 1710  int ppc_cpu_disassemble_instr(struct cpu
1710                  }                  }
1711                  debug(">");                  debug(">");
1712                  break;                  break;
1713            case PPC_HI6_59:
1714                    xo = (iword >> 1) & 1023;
1715                    /*  NOTE: Some floating point instructions only use the
1716                        lowest 5 bits of xo, some use all 10 bits!  */
1717                    switch (xo & 31) {
1718                    case PPC_59_FDIVS:
1719                    case PPC_59_FSUBS:
1720                    case PPC_59_FADDS:
1721                    case PPC_59_FMULS:
1722                    case PPC_59_FMADDS:
1723                            rt = (iword >> 21) & 31;
1724                            ra = (iword >> 16) & 31;
1725                            rb = (iword >> 11) & 31;
1726                            rs = (iword >>  6) & 31;        /*  actually frc  */
1727                            rc = iword & 1;
1728                            switch (xo & 31) {
1729                            case PPC_59_FDIVS:      mnem = "fdivs"; break;
1730                            case PPC_59_FSUBS:      mnem = "fsubs"; break;
1731                            case PPC_59_FADDS:      mnem = "fadds"; break;
1732                            case PPC_59_FMULS:      mnem = "fmuls"; break;
1733                            case PPC_59_FMADDS:     mnem = "fmadds"; break;
1734                            }
1735                            debug("%s%s\t", mnem, rc? "." : "");
1736                            switch (xo & 31) {
1737                            case PPC_59_FMULS:
1738                                    debug("f%i,f%i,f%i", rt, ra, rs);
1739                                    break;
1740                            case PPC_59_FMADDS:
1741                                    debug("f%i,f%i,f%i,f%i", rt, ra, rs, rb);
1742                                    break;
1743                            default:debug("f%i,f%i,f%i", rt, ra, rb);
1744                            }
1745                            break;
1746                    default:/*  TODO: similar to hi6_63  */
1747                            debug("unimplemented hi6_59, xo = 0x%x", xo);
1748                    }
1749                    break;
1750          case PPC_HI6_63:          case PPC_HI6_63:
1751                  xo = (iword >> 1) & 1023;                  xo = (iword >> 1) & 1023;
1752                  switch (xo) {                  /*  NOTE: Some floating point instructions only use the
1753                  case PPC_63_FMR:                      lowest 5 bits of xo, some use all 10 bits!  */
1754                    switch (xo & 31) {
1755                    case PPC_63_FDIV:
1756                    case PPC_63_FSUB:
1757                    case PPC_63_FADD:
1758                    case PPC_63_FMUL:
1759                    case PPC_63_FMSUB:
1760                    case PPC_63_FMADD:
1761                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
1762                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
1763                          rb = (iword >> 11) & 31;                          rb = (iword >> 11) & 31;
1764                            rs = (iword >>  6) & 31;        /*  actually frc  */
1765                            rc = iword & 1;
1766                            switch (xo & 31) {
1767                            case PPC_63_FDIV:
1768                                    mnem = power? "fd" : "fdiv"; break;
1769                            case PPC_63_FSUB:
1770                                    mnem = power? "fs" : "fsub"; break;
1771                            case PPC_63_FADD:
1772                                    mnem = power? "fa" : "fadd"; break;
1773                            case PPC_63_FMUL:
1774                                    mnem = power? "fm" : "fmul"; break;
1775                            case PPC_63_FMSUB:
1776                                    mnem = power? "fms" : "fmsub"; break;
1777                            case PPC_63_FMADD:
1778                                    mnem = power? "fma" : "fmadd"; break;
1779                            }
1780                            debug("%s%s\t", mnem, rc? "." : "");
1781                            switch (xo & 31) {
1782                            case PPC_63_FMUL:
1783                                    debug("f%i,f%i,f%i", rt, ra, rs);
1784                                    break;
1785                            case PPC_63_FMADD:
1786                                    debug("f%i,f%i,f%i,f%i", rt, ra, rs, rb);
1787                                    break;
1788                            default:debug("f%i,f%i,f%i", rt, ra, rb);
1789                            }
1790                            break;
1791                    default:rt = (iword >> 21) & 31;
1792                            ra = (iword >> 16) & 31;
1793                            rb = (iword >> 11) & 31;
1794                          rc = iword & 1;                          rc = iword & 1;
1795                          switch (xo) {                          switch (xo) {
1796                            case PPC_63_FCMPU:
1797                            case PPC_63_FRSP:
1798                            case PPC_63_FCTIWZ:
1799                            case PPC_63_FNEG:
1800                          case PPC_63_FMR:                          case PPC_63_FMR:
1801                                  debug("fmr%s\tf%i,f%i", rc? "." : "", rt, rb);                          case PPC_63_FNABS:
1802                            case PPC_63_FABS:
1803                                    switch (xo) {
1804                                    case PPC_63_FCMPU:      mnem = "fcmpu"; break;
1805                                    case PPC_63_FCTIWZ:
1806                                            mnem = power? "fcirz" : "fctiwz"; break;
1807                                    case PPC_63_FRSP:       mnem = "frsp"; break;
1808                                    case PPC_63_FNEG:       mnem = "fneg"; break;
1809                                    case PPC_63_FMR:        mnem = "fmr"; break;
1810                                    case PPC_63_FNABS:      mnem = "fnabs"; break;
1811                                    case PPC_63_FABS:       mnem = "fabs"; break;
1812                                    }
1813                                    debug("%s%s\t", mnem, rc? "." : "");
1814                                    switch (xo) {
1815                                    case PPC_63_FCMPU:
1816                                            debug("%i,f%i,f%i", rt >> 2, ra, rb);
1817                                            break;
1818                                    case PPC_63_FCTIWZ:
1819                                    case PPC_63_FRSP:
1820                                    case PPC_63_FNEG:
1821                                    case PPC_63_FMR:
1822                                    case PPC_63_FNABS:
1823                                    case PPC_63_FABS:
1824                                            debug("f%i,f%i", rt, rb);
1825                                            break;
1826                                    default:debug("f%i,f%i,f%i", rt, ra, rb);
1827                                    }
1828                                    break;
1829                            case PPC_63_MFFS:
1830                                    debug("mffs%s\tf%i", rc?".":"", rt);
1831                                    break;
1832                            case PPC_63_MTFSF:
1833                                    ra = (iword >> 17) & 255;       /*  flm  */
1834                                    debug("mtfsf%s\t0x%02x,f%i", rc?".":"", ra, rb);
1835                                  break;                                  break;
1836                            default:debug("unimplemented hi6_63, xo = 0x%x", xo);
1837                          }                          }
                         break;  
                 default:  
                         debug("unimplemented hi6_31, xo = 0x%x", xo);  
1838                  }                  }
1839                  break;                  break;
1840          default:          default:
# Line 1422  int ppc_cpu_disassemble_instr(struct cpu Line 1848  int ppc_cpu_disassemble_instr(struct cpu
1848    
1849    
1850  /*  /*
1851     *  debug_spr_usage():
1852     *
1853     *  Helper function. To speed up overall development speed of the emulator,
1854     *  all SPR accesses are allowed. This function causes unknown/unimplemented
1855     *  SPRs to give a warning.
1856     */
1857    static void debug_spr_usage(uint64_t pc, int spr)
1858    {
1859            static uint32_t spr_used[1024 / sizeof(uint32_t)];
1860            static int initialized = 0;
1861    
1862            if (!initialized) {
1863                    memset(spr_used, 0, sizeof(spr_used));
1864                    initialized = 1;
1865            }
1866    
1867            spr &= 1023;
1868            if (spr_used[spr >> 2] & (1 << (spr & 3)))
1869                    return;
1870    
1871            switch (spr) {
1872            /*  Known/implemented SPRs:  */
1873            case SPR_XER:
1874            case SPR_LR:
1875            case SPR_CTR:
1876            case SPR_DSISR:
1877            case SPR_DAR:
1878            case SPR_DEC:
1879            case SPR_SDR1:
1880            case SPR_SRR0:
1881            case SPR_SRR1:
1882            case SPR_SPRG0:
1883            case SPR_SPRG1:
1884            case SPR_SPRG2:
1885            case SPR_SPRG3:
1886            case SPR_PVR:
1887            case SPR_DMISS:
1888            case SPR_DCMP:
1889            case SPR_HASH1:
1890            case SPR_HASH2:
1891            case SPR_IMISS:
1892            case SPR_ICMP:
1893            case SPR_DBSR:
1894            case SPR_PIR:
1895                    break;
1896            default:if (spr >= SPR_IBAT0U && spr <= SPR_DBAT3L) {
1897                            break;
1898                    } else
1899                            fatal("[ using UNIMPLEMENTED spr %i (%s), pc = "
1900                                "0x%llx ]\n", spr, ppc_spr_names[spr] == NULL?
1901                                "UNKNOWN" : ppc_spr_names[spr], (long long)pc);
1902            }
1903    
1904            spr_used[spr >> 2] |= (1 << (spr & 3));
1905    }
1906    
1907    
1908    /*
1909   *  update_cr0():   *  update_cr0():
1910   *   *
1911   *  Sets the top 4 bits of the CR register.   *  Sets the top 4 bits of the CR register.
# Line 1447  void update_cr0(struct cpu *cpu, uint64_ Line 1931  void update_cr0(struct cpu *cpu, uint64_
1931          }          }
1932    
1933          /*  SO bit, copied from XER:  */          /*  SO bit, copied from XER:  */
1934          c |= ((cpu->cd.ppc.xer >> 31) & 1);          c |= ((cpu->cd.ppc.spr[SPR_XER] >> 31) & 1);
1935    
1936          cpu->cd.ppc.cr &= ~((uint32_t)0xf << 28);          cpu->cd.ppc.cr &= ~((uint32_t)0xf << 28);
1937          cpu->cd.ppc.cr |= ((uint32_t)c << 28);          cpu->cd.ppc.cr |= ((uint32_t)c << 28);
# Line 1459  void update_cr0(struct cpu *cpu, uint64_ Line 1943  void update_cr0(struct cpu *cpu, uint64_
1943    
1944  #include "tmp_ppc_tail.c"  #include "tmp_ppc_tail.c"
1945    
1946    
Legend:
Removed from v.14  
changed lines
  Added in v.32
  ViewVC Help
Powered by ViewVC 1.1.26