/[gxemul]/trunk/src/cpus/cpu_ppc.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/cpus/cpu_ppc.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 14 by dpavlin, Mon Oct 8 16:18:51 2007 UTC revision 42 by dpavlin, Mon Oct 8 16:22:32 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2007  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *   *
27   *   *
28   *  $Id: cpu_ppc.c,v 1.12 2005/09/24 23:44:18 debug Exp $   *  $Id: cpu_ppc.c,v 1.70 2007/06/15 00:41:21 debug Exp $
29   *   *
30   *  PowerPC/POWER CPU emulation.   *  PowerPC/POWER CPU emulation.
31   */   */
# Line 37  Line 37 
37    
38  #include "cpu.h"  #include "cpu.h"
39  #include "devices.h"  #include "devices.h"
40    #include "interrupt.h"
41  #include "machine.h"  #include "machine.h"
42  #include "memory.h"  #include "memory.h"
43  #include "misc.h"  #include "misc.h"
44    #include "of.h"
45  #include "opcodes_ppc.h"  #include "opcodes_ppc.h"
46    #include "ppc_bat.h"
47    #include "ppc_pte.h"
48    #include "ppc_spr.h"
49    #include "ppc_spr_strings.h"
50    #include "settings.h"
51  #include "symbol.h"  #include "symbol.h"
52    #include "timer.h"
53    #include "useremul.h"
54    
55    
56  #define DYNTRANS_DUALMODE_32  #define DYNTRANS_DUALMODE_32
57  #include "tmp_ppc_head.c"  #include "tmp_ppc_head.c"
58    
59    
60    extern int native_code_translation_enabled;
61    
62    void ppc_pc_to_pointers(struct cpu *);
63    void ppc32_pc_to_pointers(struct cpu *);
64    
65    void ppc_irq_interrupt_assert(struct interrupt *interrupt);
66    void ppc_irq_interrupt_deassert(struct interrupt *interrupt);
67    
68    
69  /*  /*
70   *  ppc_cpu_new():   *  ppc_cpu_new():
71   *   *
# Line 77  int ppc_cpu_new(struct cpu *cpu, struct Line 96  int ppc_cpu_new(struct cpu *cpu, struct
96    
97          cpu->memory_rw = ppc_memory_rw;          cpu->memory_rw = ppc_memory_rw;
98    
99          cpu->cd.ppc.cpu_type    = cpu_type_defs[found];          cpu->cd.ppc.cpu_type = cpu_type_defs[found];
100          cpu->name               = cpu->cd.ppc.cpu_type.name;          cpu->name            = cpu->cd.ppc.cpu_type.name;
101          cpu->byte_order         = EMUL_BIG_ENDIAN;          cpu->byte_order      = EMUL_BIG_ENDIAN;
102          cpu->cd.ppc.mode        = MODE_PPC;     /*  TODO  */          cpu->cd.ppc.mode     = MODE_PPC;        /*  TODO  */
103    
104          /*  Current operating mode:  */          /*  Current operating mode:  */
105          cpu->cd.ppc.bits = cpu->cd.ppc.cpu_type.bits;          cpu->cd.ppc.bits = cpu->cd.ppc.cpu_type.bits;
106          cpu->cd.ppc.pvr = cpu->cd.ppc.cpu_type.pvr;          cpu->cd.ppc.spr[SPR_PVR] = cpu->cd.ppc.cpu_type.pvr;
107    
108            /*  cpu->cd.ppc.msr = PPC_MSR_IR | PPC_MSR_DR |
109                PPC_MSR_SF | PPC_MSR_FP;  */
110    
111            cpu->cd.ppc.spr[SPR_IBAT0U] = 0x00001ffc | BAT_Vs;
112            cpu->cd.ppc.spr[SPR_IBAT0L] = 0x00000000 | BAT_PP_RW;
113            cpu->cd.ppc.spr[SPR_IBAT1U] = 0xc0001ffc | BAT_Vs;
114            cpu->cd.ppc.spr[SPR_IBAT1L] = 0x00000000 | BAT_PP_RW;
115            cpu->cd.ppc.spr[SPR_IBAT3U] = 0xf0001ffc | BAT_Vs;
116            cpu->cd.ppc.spr[SPR_IBAT3L] = 0xf0000000 | BAT_PP_RW;
117            cpu->cd.ppc.spr[SPR_DBAT0U] = 0x00001ffc | BAT_Vs;
118            cpu->cd.ppc.spr[SPR_DBAT0L] = 0x00000000 | BAT_PP_RW;
119            cpu->cd.ppc.spr[SPR_DBAT1U] = 0xc0001ffc | BAT_Vs;
120            cpu->cd.ppc.spr[SPR_DBAT1L] = 0x00000000 | BAT_PP_RW;
121            cpu->cd.ppc.spr[SPR_DBAT2U] = 0xe0001ffc | BAT_Vs;
122            cpu->cd.ppc.spr[SPR_DBAT2L] = 0xe0000000 | BAT_PP_RW;
123            cpu->cd.ppc.spr[SPR_DBAT3U] = 0xf0001ffc | BAT_Vs;
124            cpu->cd.ppc.spr[SPR_DBAT3L] = 0xf0000000 | BAT_PP_RW;
125    
126          cpu->is_32bit = (cpu->cd.ppc.bits == 32)? 1 : 0;          cpu->is_32bit = (cpu->cd.ppc.bits == 32)? 1 : 0;
127    
128          if (cpu->is_32bit) {          if (cpu->is_32bit) {
129                    cpu->run_instr = ppc32_run_instr;
130                  cpu->update_translation_table = ppc32_update_translation_table;                  cpu->update_translation_table = ppc32_update_translation_table;
131                  cpu->invalidate_translation_caches_paddr =                  cpu->invalidate_translation_caches =
132                      ppc32_invalidate_translation_caches_paddr;                      ppc32_invalidate_translation_caches;
133                  cpu->invalidate_code_translation =                  cpu->invalidate_code_translation =
134                      ppc32_invalidate_code_translation;                      ppc32_invalidate_code_translation;
135          } else {          } else {
136                    cpu->run_instr = ppc_run_instr;
137                  cpu->update_translation_table = ppc_update_translation_table;                  cpu->update_translation_table = ppc_update_translation_table;
138                  cpu->invalidate_translation_caches_paddr =                  cpu->invalidate_translation_caches =
139                      ppc_invalidate_translation_caches_paddr;                      ppc_invalidate_translation_caches;
140                  cpu->invalidate_code_translation =                  cpu->invalidate_code_translation =
141                      ppc_invalidate_code_translation;                      ppc_invalidate_code_translation;
142          }          }
143    
144          cpu->translate_address = ppc_translate_address;          cpu->translate_v2p = ppc_translate_v2p;
145    
146          /*  Only show name and caches etc for CPU nr 0 (in SMP machines):  */          /*  Only show name and caches etc for CPU nr 0 (in SMP machines):  */
147          if (cpu_id == 0) {          if (cpu_id == 0) {
# Line 128  int ppc_cpu_new(struct cpu *cpu, struct Line 167  int ppc_cpu_new(struct cpu *cpu, struct
167                  }                  }
168          }          }
169    
170          cpu->cd.ppc.pir = cpu_id;          cpu->cd.ppc.spr[SPR_PIR] = cpu_id;
171    
172          /*  Some default stack pointer value.  TODO: move this?  */          /*  Some default stack pointer value.  TODO: move this?  */
173          cpu->cd.ppc.gpr[1] = machine->physical_ram_in_mb * 1048576 - 4096;          cpu->cd.ppc.gpr[1] = machine->physical_ram_in_mb * 1048576 - 4096;
# Line 139  int ppc_cpu_new(struct cpu *cpu, struct Line 178  int ppc_cpu_new(struct cpu *cpu, struct
178          if (cpu->machine->prom_emulation)          if (cpu->machine->prom_emulation)
179                  cpu->cd.ppc.of_emul_addr = 0xfff00000;                  cpu->cd.ppc.of_emul_addr = 0xfff00000;
180    
181            /*  Add all register names to the settings:  */
182            CPU_SETTINGS_ADD_REGISTER64("pc", cpu->pc);
183            CPU_SETTINGS_ADD_REGISTER64("msr", cpu->cd.ppc.msr);
184            CPU_SETTINGS_ADD_REGISTER64("ctr", cpu->cd.ppc.spr[SPR_CTR]);
185            CPU_SETTINGS_ADD_REGISTER64("xer", cpu->cd.ppc.spr[SPR_XER]);
186            CPU_SETTINGS_ADD_REGISTER64("dec", cpu->cd.ppc.spr[SPR_DEC]);
187            CPU_SETTINGS_ADD_REGISTER64("hdec", cpu->cd.ppc.spr[SPR_HDEC]);
188            CPU_SETTINGS_ADD_REGISTER64("srr0", cpu->cd.ppc.spr[SPR_SRR0]);
189            CPU_SETTINGS_ADD_REGISTER64("srr1", cpu->cd.ppc.spr[SPR_SRR1]);
190            CPU_SETTINGS_ADD_REGISTER64("sdr1", cpu->cd.ppc.spr[SPR_SDR1]);
191            CPU_SETTINGS_ADD_REGISTER64("ibat0u", cpu->cd.ppc.spr[SPR_IBAT0U]);
192            CPU_SETTINGS_ADD_REGISTER64("ibat0l", cpu->cd.ppc.spr[SPR_IBAT0L]);
193            CPU_SETTINGS_ADD_REGISTER64("ibat1u", cpu->cd.ppc.spr[SPR_IBAT1U]);
194            CPU_SETTINGS_ADD_REGISTER64("ibat1l", cpu->cd.ppc.spr[SPR_IBAT1L]);
195            CPU_SETTINGS_ADD_REGISTER64("ibat2u", cpu->cd.ppc.spr[SPR_IBAT2U]);
196            CPU_SETTINGS_ADD_REGISTER64("ibat2l", cpu->cd.ppc.spr[SPR_IBAT2L]);
197            CPU_SETTINGS_ADD_REGISTER64("ibat3u", cpu->cd.ppc.spr[SPR_IBAT3U]);
198            CPU_SETTINGS_ADD_REGISTER64("ibat3l", cpu->cd.ppc.spr[SPR_IBAT3L]);
199            CPU_SETTINGS_ADD_REGISTER64("dbat0u", cpu->cd.ppc.spr[SPR_DBAT0U]);
200            CPU_SETTINGS_ADD_REGISTER64("dbat0l", cpu->cd.ppc.spr[SPR_DBAT0L]);
201            CPU_SETTINGS_ADD_REGISTER64("dbat1u", cpu->cd.ppc.spr[SPR_DBAT1U]);
202            CPU_SETTINGS_ADD_REGISTER64("dbat1l", cpu->cd.ppc.spr[SPR_DBAT1L]);
203            CPU_SETTINGS_ADD_REGISTER64("dbat2u", cpu->cd.ppc.spr[SPR_DBAT2U]);
204            CPU_SETTINGS_ADD_REGISTER64("dbat2l", cpu->cd.ppc.spr[SPR_DBAT2L]);
205            CPU_SETTINGS_ADD_REGISTER64("dbat3u", cpu->cd.ppc.spr[SPR_DBAT3U]);
206            CPU_SETTINGS_ADD_REGISTER64("dbat3l", cpu->cd.ppc.spr[SPR_DBAT3L]);
207            CPU_SETTINGS_ADD_REGISTER64("lr", cpu->cd.ppc.spr[SPR_LR]);
208            CPU_SETTINGS_ADD_REGISTER32("cr", cpu->cd.ppc.cr);
209            CPU_SETTINGS_ADD_REGISTER32("fpscr", cpu->cd.ppc.fpscr);
210            /*  Integer GPRs, floating point registers, and segment registers:  */
211            for (i=0; i<PPC_NGPRS; i++) {
212                    char tmpstr[5];
213                    snprintf(tmpstr, sizeof(tmpstr), "r%i", i);
214                    CPU_SETTINGS_ADD_REGISTER64(tmpstr, cpu->cd.ppc.gpr[i]);
215            }
216            for (i=0; i<PPC_NFPRS; i++) {
217                    char tmpstr[5];
218                    snprintf(tmpstr, sizeof(tmpstr), "f%i", i);
219                    CPU_SETTINGS_ADD_REGISTER64(tmpstr, cpu->cd.ppc.fpr[i]);
220            }
221            for (i=0; i<16; i++) {
222                    char tmpstr[5];
223                    snprintf(tmpstr, sizeof(tmpstr), "sr%i", i);
224                    CPU_SETTINGS_ADD_REGISTER32(tmpstr, cpu->cd.ppc.sr[i]);
225            }
226    
227            /*  Register the CPU as an interrupt handler:  */
228            {
229                    struct interrupt template;
230                    char name[150];
231                    snprintf(name, sizeof(name), "%s", cpu->path);
232                    memset(&template, 0, sizeof(template));
233                    template.line = 0;
234                    template.name = name;
235                    template.extra = cpu;
236                    template.interrupt_assert = ppc_irq_interrupt_assert;
237                    template.interrupt_deassert = ppc_irq_interrupt_deassert;
238                    interrupt_handler_register(&template);
239            }
240    
241            if (native_code_translation_enabled)
242                    cpu->sampling_timer = timer_add(CPU_SAMPLE_TIMER_HZ,
243                        ppc_timer_sample_tick, cpu);
244    
245          return 1;          return 1;
246  }  }
247    
# Line 203  void ppc_cpu_dumpinfo(struct cpu *cpu) Line 306  void ppc_cpu_dumpinfo(struct cpu *cpu)
306  /*  /*
307   *  reg_access_msr():   *  reg_access_msr():
308   */   */
309  void reg_access_msr(struct cpu *cpu, uint64_t *valuep, int writeflag)  void reg_access_msr(struct cpu *cpu, uint64_t *valuep, int writeflag,
310            int check_for_interrupts)
311  {  {
312            uint64_t old = cpu->cd.ppc.msr;
313    
314          if (valuep == NULL) {          if (valuep == NULL) {
315                  fatal("reg_access_msr(): NULL\n");                  fatal("reg_access_msr(): NULL\n");
316                  return;                  return;
317          }          }
318    
319          if (writeflag)          if (writeflag) {
320                  cpu->cd.ppc.msr = *valuep;                  cpu->cd.ppc.msr = *valuep;
321    
322                    /*  Switching between temporary and real gpr 0..3?  */
323                    if ((old & PPC_MSR_TGPR) != (cpu->cd.ppc.msr & PPC_MSR_TGPR)) {
324                            int i;
325                            for (i=0; i<PPC_N_TGPRS; i++) {
326                                    uint64_t t = cpu->cd.ppc.gpr[i];
327                                    cpu->cd.ppc.gpr[i] = cpu->cd.ppc.tgpr[i];
328                                    cpu->cd.ppc.tgpr[i] = t;
329                            }
330                    }
331    
332                    if (cpu->cd.ppc.msr & PPC_MSR_IP) {
333                            fatal("\n[ Reboot hack for NetBSD/prep. TODO: "
334                                "fix this. ]\n");
335                            cpu->running = 0;
336                    }
337            }
338    
339          /*  TODO: Is the little-endian bit writable?  */          /*  TODO: Is the little-endian bit writable?  */
340    
341          cpu->cd.ppc.msr &= ~PPC_MSR_LE;          cpu->cd.ppc.msr &= ~PPC_MSR_LE;
# Line 221  void reg_access_msr(struct cpu *cpu, uin Line 344  void reg_access_msr(struct cpu *cpu, uin
344    
345          if (!writeflag)          if (!writeflag)
346                  *valuep = cpu->cd.ppc.msr;                  *valuep = cpu->cd.ppc.msr;
347    
348            if (check_for_interrupts && cpu->cd.ppc.msr & PPC_MSR_EE) {
349                    if (cpu->cd.ppc.dec_intr_pending &&
350                        !(cpu->cd.ppc.cpu_type.flags & PPC_NO_DEC)) {
351                            ppc_exception(cpu, PPC_EXCEPTION_DEC);
352                            cpu->cd.ppc.dec_intr_pending = 0;
353                    } else if (cpu->cd.ppc.irq_asserted)
354                            ppc_exception(cpu, PPC_EXCEPTION_EI);
355            }
356    }
357    
358    
359    /*
360     *  ppc_exception():
361     */
362    void ppc_exception(struct cpu *cpu, int exception_nr)
363    {
364            /*  Save PC and MSR:  */
365            cpu->cd.ppc.spr[SPR_SRR0] = cpu->pc;
366    
367            if (exception_nr >= 0x10 && exception_nr <= 0x13)
368                    cpu->cd.ppc.spr[SPR_SRR1] = (cpu->cd.ppc.msr & 0xffff)
369                        | (cpu->cd.ppc.cr & 0xf0000000);
370            else
371                    cpu->cd.ppc.spr[SPR_SRR1] = (cpu->cd.ppc.msr & 0x87c0ffff);
372    
373            if (!quiet_mode)
374                    fatal("[ PPC Exception 0x%x; pc=0x%"PRIx64" ]\n", exception_nr,
375                        (long long)cpu->pc);
376    
377            /*  Disable External Interrupts, Recoverable Interrupt Mode,
378                and go to Supervisor mode  */
379            cpu->cd.ppc.msr &= ~(PPC_MSR_EE | PPC_MSR_RI | PPC_MSR_PR);
380    
381            cpu->pc = exception_nr * 0x100;
382            if (cpu->cd.ppc.msr & PPC_MSR_IP)
383                    cpu->pc += 0xfff00000ULL;
384    
385            if (cpu->is_32bit)
386                    ppc32_pc_to_pointers(cpu);
387            else
388                    ppc_pc_to_pointers(cpu);
389  }  }
390    
391    
# Line 246  void ppc_cpu_register_dump(struct cpu *c Line 411  void ppc_cpu_register_dump(struct cpu *c
411    
412                  debug("cpu%i: pc  = 0x", x);                  debug("cpu%i: pc  = 0x", x);
413                  if (bits32)                  if (bits32)
414                          debug("%08x", (int)cpu->pc);                          debug("%08"PRIx32, (uint32_t)cpu->pc);
415                  else                  else
416                          debug("%016llx", (long long)cpu->pc);                          debug("%016"PRIx64, (uint64_t)cpu->pc);
417                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");
418    
419                  debug("cpu%i: lr  = 0x", x);                  debug("cpu%i: lr  = 0x", x);
420                  if (bits32)                  if (bits32)
421                          debug("%08x", (int)cpu->cd.ppc.lr);                          debug("%08"PRIx32, (uint32_t)cpu->cd.ppc.spr[SPR_LR]);
422                  else                  else
423                          debug("%016llx", (long long)cpu->cd.ppc.lr);                          debug("%016"PRIx64, (uint64_t)cpu->cd.ppc.spr[SPR_LR]);
424                  debug("  cr  = 0x%08x\n", (int)cpu->cd.ppc.cr);                  debug("  cr  = 0x%08"PRIx32, (uint32_t)cpu->cd.ppc.cr);
425    
                 debug("cpu%i: ctr = 0x", x);  
426                  if (bits32)                  if (bits32)
427                          debug("%08x", (int)cpu->cd.ppc.ctr);                          debug("  ");
428                  else                  else
429                          debug("%016llx", (long long)cpu->cd.ppc.ctr);                          debug("\ncpu%i: ", x);
430                    debug("ctr = 0x", x);
431                    if (bits32)
432                            debug("%08"PRIx32, (uint32_t)cpu->cd.ppc.spr[SPR_CTR]);
433                    else
434                            debug("%016"PRIx64, (uint64_t)cpu->cd.ppc.spr[SPR_CTR]);
435    
436                  debug("  xer = 0x", x);                  debug("  xer = 0x", x);
437                  if (bits32)                  if (bits32)
438                          debug("%08x\n", (int)cpu->cd.ppc.xer);                          debug("%08"PRIx32, (uint32_t)cpu->cd.ppc.spr[SPR_XER]);
439                  else                  else
440                          debug("%016llx\n", (long long)cpu->cd.ppc.xer);                          debug("%016"PRIx64, (uint64_t)cpu->cd.ppc.spr[SPR_XER]);
441    
442                    debug("\n");
443    
444                  if (bits32) {                  if (bits32) {
445                          /*  32-bit:  */                          /*  32-bit:  */
# Line 294  void ppc_cpu_register_dump(struct cpu *c Line 465  void ppc_cpu_register_dump(struct cpu *c
465                  }                  }
466    
467                  /*  Other special registers:  */                  /*  Other special registers:  */
468                  debug("cpu%i: srr0 = 0x%016llx  srr1 = 0x%016llx\n", x,                  if (bits32) {
469                      (long long)cpu->cd.ppc.srr0, (long long)cpu->cd.ppc.srr1);                          debug("cpu%i: srr0 = 0x%08x srr1 = 0x%08x\n", x,
470                  reg_access_msr(cpu, &tmp, 0);                              (int)cpu->cd.ppc.spr[SPR_SRR0],
471                  debug("cpu%i: msr = 0x%016llx  ", x, (long long)tmp);                              (int)cpu->cd.ppc.spr[SPR_SRR1]);
472                  debug("tb  = 0x%08x%08x\n",                  } else {
473                      (int)cpu->cd.ppc.tbu, (int)cpu->cd.ppc.tbl);                          debug("cpu%i: srr0 = 0x%016llx  srr1 = 0x%016llx\n", x,
474                  debug("cpu%i: dec = 0x%08x  hdec = 0x%08x\n",                              (long long)cpu->cd.ppc.spr[SPR_SRR0],
475                      x, (int)cpu->cd.ppc.dec, (int)cpu->cd.ppc.hdec);                              (long long)cpu->cd.ppc.spr[SPR_SRR1]);
476                    }
477                    debug("cpu%i: msr = ", x);
478                    reg_access_msr(cpu, &tmp, 0, 0);
479                    if (bits32)
480                            debug("0x%08x  ", (int)tmp);
481                    else
482                            debug("0x%016llx  ", (long long)tmp);
483                    debug("tb  = 0x%08x%08x\n", (int)cpu->cd.ppc.spr[SPR_TBU],
484                        (int)cpu->cd.ppc.spr[SPR_TBL]);
485                    debug("cpu%i: dec = 0x%08x", x, (int)cpu->cd.ppc.spr[SPR_DEC]);
486                    if (!bits32)
487                            debug("  hdec = 0x%08x\n",
488                                (int)cpu->cd.ppc.spr[SPR_HDEC]);
489                    debug("\n");
490          }          }
491    
492          if (coprocs & 1) {          if (coprocs & 1) {
# Line 323  void ppc_cpu_register_dump(struct cpu *c Line 508  void ppc_cpu_register_dump(struct cpu *c
508    
509          if (coprocs & 2) {          if (coprocs & 2) {
510                  debug("cpu%i:  sdr1 = 0x%llx\n", x,                  debug("cpu%i:  sdr1 = 0x%llx\n", x,
511                      (long long)cpu->cd.ppc.sdr1);                      (long long)cpu->cd.ppc.spr[SPR_SDR1]);
512                  for (i=0; i<4; i++)                  if (cpu->cd.ppc.cpu_type.flags & PPC_601)
513                          debug("cpu%i:  ibat%iu = 0x%08x  ibat%il = 0x%08x\n",                          debug("cpu%i:  PPC601-style, TODO!\n");
514                              x, i, cpu->cd.ppc.ibat_u[i],                  else {
515                              i, cpu->cd.ppc.ibat_l[i]);                          for (i=0; i<8; i++) {
516                  for (i=0; i<4; i++)                                  int spr = SPR_IBAT0U + i*2;
517                          debug("cpu%i:  dbat%iu = 0x%08x  dbat%il = 0x%08x\n",                                  uint32_t upper = cpu->cd.ppc.spr[spr];
518                              x, i, cpu->cd.ppc.dbat_u[i],                                  uint32_t lower = cpu->cd.ppc.spr[spr+1];
519                              i, cpu->cd.ppc.dbat_l[i]);                                  uint32_t len = (((upper & BAT_BL) << 15)
520                                        | 0x1ffff) + 1;
521                                    debug("cpu%i:  %sbat%i: u=0x%08x l=0x%08x ",
522                                        x, i<4? "i" : "d", i&3, upper, lower);
523                                    if (!(upper & BAT_V)) {
524                                            debug(" (not valid)\n");
525                                            continue;
526                                    }
527                                    if (len < 1048576)
528                                            debug(" (%i KB, ", len >> 10);
529                                    else
530                                            debug(" (%i MB, ", len >> 20);
531                                    if (upper & BAT_Vu)
532                                            debug("user, ");
533                                    if (upper & BAT_Vs)
534                                            debug("supervisor, ");
535                                    if (lower & (BAT_W | BAT_I | BAT_M | BAT_G))
536                                            debug("%s%s%s%s, ",
537                                                lower & BAT_W? "W" : "",
538                                                lower & BAT_I? "I" : "",
539                                                lower & BAT_M? "M" : "",
540                                                lower & BAT_G? "G" : "");
541                                    switch (lower & BAT_PP) {
542                                    case BAT_PP_NONE: debug("NO access"); break;
543                                    case BAT_PP_RO_S: debug("read-only, soft");
544                                                      break;
545                                    case BAT_PP_RO:   debug("read-only"); break;
546                                    case BAT_PP_RW:   debug("read/write"); break;
547                                    }
548                                    debug(")\n");
549                            }
550                    }
551          }          }
 }  
   
   
 /*  
  *  ppc_cpu_register_match():  
  */  
 void ppc_cpu_register_match(struct machine *m, char *name,  
         int writeflag, uint64_t *valuep, int *match_register)  
 {  
         int cpunr = 0;  
   
         /*  CPU number:  */  
552    
553          /*  TODO  */          if (coprocs & 4) {
554                    for (i=0; i<16; i++) {
555          /*  Register name:  */                          uint32_t s = cpu->cd.ppc.sr[i];
556          if (strcasecmp(name, "pc") == 0) {                          debug("cpu%i:", x);
557                  if (writeflag) {                          debug("  sr%-2i = 0x%08x", i, (int)s);
558                          m->cpus[cpunr]->pc = *valuep;                          s &= (SR_TYPE | SR_SUKEY | SR_PRKEY | SR_NOEXEC);
559                  } else                          if (s != 0) {
560                          *valuep = m->cpus[cpunr]->pc;                                  debug("  (");
561                  *match_register = 1;                                  if (s & SR_TYPE) {
562          } else if (strcasecmp(name, "msr") == 0) {                                          debug("NON-memory type");
563                  if (writeflag)                                          s &= ~SR_TYPE;
564                          m->cpus[cpunr]->cd.ppc.msr = *valuep;                                          if (s != 0)
565                  else                                                  debug(", ");
566                          *valuep = m->cpus[cpunr]->cd.ppc.msr;                                  }
567                  *match_register = 1;                                  if (s & SR_SUKEY) {
568          } else if (strcasecmp(name, "lr") == 0) {                                          debug("supervisor-key");
569                  if (writeflag)                                          s &= ~SR_SUKEY;
570                          m->cpus[cpunr]->cd.ppc.lr = *valuep;                                          if (s != 0)
571                  else                                                  debug(", ");
572                          *valuep = m->cpus[cpunr]->cd.ppc.lr;                                  }
573                  *match_register = 1;                                  if (s & SR_PRKEY) {
574          } else if (strcasecmp(name, "cr") == 0) {                                          debug("user-key");
575                  if (writeflag)                                          s &= ~SR_PRKEY;
576                          m->cpus[cpunr]->cd.ppc.cr = *valuep;                                          if (s != 0)
577                  else                                                  debug(", ");
578                          *valuep = m->cpus[cpunr]->cd.ppc.cr;                                  }
579                  *match_register = 1;                                  if (s & SR_NOEXEC)
580          } else if (strcasecmp(name, "dec") == 0) {                                          debug("NOEXEC");
581                  if (writeflag)                                  debug(")");
582                          m->cpus[cpunr]->cd.ppc.dec = *valuep;                          }
583                  else                          debug("\n");
                         *valuep = m->cpus[cpunr]->cd.ppc.dec;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "hdec") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.hdec = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.hdec;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "ctr") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.ctr = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.ctr;  
                 *match_register = 1;  
         } else if (name[0] == 'r' && isdigit((int)name[1])) {  
                 int nr = atoi(name + 1);  
                 if (nr >= 0 && nr < PPC_NGPRS) {  
                         if (writeflag) {  
                                 m->cpus[cpunr]->cd.ppc.gpr[nr] = *valuep;  
                         } else  
                                 *valuep = m->cpus[cpunr]->cd.ppc.gpr[nr];  
                         *match_register = 1;  
                 }  
         } else if (strcasecmp(name, "xer") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.xer = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.xer;  
                 *match_register = 1;  
         } else if (strcasecmp(name, "fpscr") == 0) {  
                 if (writeflag)  
                         m->cpus[cpunr]->cd.ppc.fpscr = *valuep;  
                 else  
                         *valuep = m->cpus[cpunr]->cd.ppc.fpscr;  
                 *match_register = 1;  
         } else if (name[0] == 'f' && isdigit((int)name[1])) {  
                 int nr = atoi(name + 1);  
                 if (nr >= 0 && nr < PPC_NFPRS) {  
                         if (writeflag) {  
                                 m->cpus[cpunr]->cd.ppc.fpr[nr] = *valuep;  
                         } else  
                                 *valuep = m->cpus[cpunr]->cd.ppc.fpr[nr];  
                         *match_register = 1;  
584                  }                  }
585          }          }
586  }  }
587    
588    
589  /*  /*
  *  ppc_cpu_show_full_statistics():  
  *  
  *  Show detailed statistics on opcode usage on each cpu.  
  */  
 void ppc_cpu_show_full_statistics(struct machine *m)  
 {  
         fatal("ppc_cpu_show_full_statistics(): TODO\n");  
 }  
   
   
 /*  
590   *  ppc_cpu_tlbdump():   *  ppc_cpu_tlbdump():
591   *   *
592   *  Called from the debugger to dump the TLB in a readable format.   *  Not currently used for PPC.
  *  x is the cpu number to dump, or -1 to dump all CPUs.  
  *  
  *  If rawflag is nonzero, then the TLB contents isn't formated nicely,  
  *  just dumped.  
593   */   */
594  void ppc_cpu_tlbdump(struct machine *m, int x, int rawflag)  void ppc_cpu_tlbdump(struct machine *m, int x, int rawflag)
595  {  {
         fatal("ppc_cpu_tlbdump(): TODO\n");  
596  }  }
597    
598    
599  /*  /*
600   *  ppc_cpu_interrupt():   *  ppc_irq_interrupt_assert():
601   */   */
602  int ppc_cpu_interrupt(struct cpu *cpu, uint64_t irq_nr)  void ppc_irq_interrupt_assert(struct interrupt *interrupt)
603  {  {
604          fatal("ppc_cpu_interrupt(): TODO\n");          struct cpu *cpu = (struct cpu *) interrupt->extra;
605          return 0;          cpu->cd.ppc.irq_asserted = 1;
606  }  }
607    
608    
609  /*  /*
610   *  ppc_cpu_interrupt_ack():   *  ppc_irq_interrupt_deassert():
611   */   */
612  int ppc_cpu_interrupt_ack(struct cpu *cpu, uint64_t irq_nr)  void ppc_irq_interrupt_deassert(struct interrupt *interrupt)
613  {  {
614          /*  fatal("ppc_cpu_interrupt_ack(): TODO\n");  */          struct cpu *cpu = (struct cpu *) interrupt->extra;
615          return 0;          cpu->cd.ppc.irq_asserted = 0;
616  }  }
617    
618    
# Line 484  int ppc_cpu_interrupt_ack(struct cpu *cp Line 629  int ppc_cpu_interrupt_ack(struct cpu *cp
629   *  cpu->pc for relative addresses.   *  cpu->pc for relative addresses.
630   */   */
631  int ppc_cpu_disassemble_instr(struct cpu *cpu, unsigned char *instr,  int ppc_cpu_disassemble_instr(struct cpu *cpu, unsigned char *instr,
632          int running, uint64_t dumpaddr, int bintrans)          int running, uint64_t dumpaddr)
633  {  {
634          int hi6, xo, lev, rt, rs, ra, rb, imm, sh, me, rc, l_bit, oe_bit;          int hi6, xo, lev, rt, rs, ra, rb, imm, sh, me, rc, l_bit, oe_bit;
635          int spr, aa_bit, lk_bit, bf, bh, bi, bo, mb, nb, bt, ba, bb, fpreg;          int spr, aa_bit, lk_bit, bf, bh, bi, bo, mb, nb, bt, ba, bb, fpreg;
# Line 523  int ppc_cpu_disassemble_instr(struct cpu Line 668  int ppc_cpu_disassemble_instr(struct cpu
668          hi6 = iword >> 26;          hi6 = iword >> 26;
669    
670          switch (hi6) {          switch (hi6) {
671            case 0x4:
672                    debug("ALTIVEC TODO");
673                    /*  vxor etc  */
674                    break;
675          case PPC_HI6_MULLI:          case PPC_HI6_MULLI:
676          case PPC_HI6_SUBFIC:          case PPC_HI6_SUBFIC:
677                  rt = (iword >> 21) & 31;                  rt = (iword >> 21) & 31;
# Line 715  int ppc_cpu_disassemble_instr(struct cpu Line 864  int ppc_cpu_disassemble_instr(struct cpu
864                          debug("unimplemented hi6_19, xo = 0x%x", xo);                          debug("unimplemented hi6_19, xo = 0x%x", xo);
865                  }                  }
866                  break;                  break;
867            case PPC_HI6_RLWNM:
868          case PPC_HI6_RLWIMI:          case PPC_HI6_RLWIMI:
869          case PPC_HI6_RLWINM:          case PPC_HI6_RLWINM:
870                  rs = (iword >> 21) & 31;                  rs = (iword >> 21) & 31;
871                  ra = (iword >> 16) & 31;                  ra = (iword >> 16) & 31;
872                  sh = (iword >> 11) & 31;                  sh = (iword >> 11) & 31;        /*  actually rb for rlwnm  */
873                  mb = (iword >> 6) & 31;                  mb = (iword >> 6) & 31;
874                  me = (iword >> 1) & 31;                  me = (iword >> 1) & 31;
875                  rc = iword & 1;                  rc = iword & 1;
876                  switch (hi6) {                  switch (hi6) {
877                    case PPC_HI6_RLWNM:
878                            mnem = power? "rlnm" : "rlwnm"; break;
879                  case PPC_HI6_RLWIMI:                  case PPC_HI6_RLWIMI:
880                          mnem = power? "rlimi" : "rlwimi"; break;                          mnem = power? "rlimi" : "rlwimi"; break;
881                  case PPC_HI6_RLWINM:                  case PPC_HI6_RLWINM:
882                          mnem = power? "rlinm" : "rlwinm"; break;                          mnem = power? "rlinm" : "rlwinm"; break;
883                  }                  }
884                  debug("%s%s\tr%i,r%i,%i,%i,%i",                  debug("%s%s\tr%i,r%i,%s%i,%i,%i",
885                      mnem, rc?".":"", ra, rs, sh, mb, me);                      mnem, rc?".":"", ra, rs,
886                        hi6 == PPC_HI6_RLWNM? "r" : "",
887                        sh, mb, me);
888                  break;                  break;
889          case PPC_HI6_ORI:          case PPC_HI6_ORI:
890          case PPC_HI6_ORIS:          case PPC_HI6_ORIS:
# Line 769  int ppc_cpu_disassemble_instr(struct cpu Line 923  int ppc_cpu_disassemble_instr(struct cpu
923          case PPC_HI6_30:          case PPC_HI6_30:
924                  xo = (iword >> 2) & 7;                  xo = (iword >> 2) & 7;
925                  switch (xo) {                  switch (xo) {
926                    case PPC_30_RLDICL:
927                  case PPC_30_RLDICR:                  case PPC_30_RLDICR:
928                    case PPC_30_RLDIMI:     /*  mb, not me  */
929                            mnem = NULL;
930                            switch (xo) {
931                            case PPC_30_RLDICL: mnem = "rldicl"; break;
932                            case PPC_30_RLDICR: mnem = "rldicr"; break;
933                            case PPC_30_RLDIMI: mnem = "rldimi"; break;
934                            }
935                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
936                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
937                          sh = ((iword >> 11) & 31) | ((iword & 2) << 4);                          sh = ((iword >> 11) & 31) | ((iword & 2) << 4);
938                          me = ((iword >> 6) & 31) | (iword & 0x20);                          me = ((iword >> 6) & 31) | (iword & 0x20);
939                          rc = iword & 1;                          rc = iword & 1;
940                          debug("rldicr%s\tr%i,r%i,%i,%i",                          debug("%s%s\tr%i,r%i,%i,%i",
941                              rc?".":"", ra, rs, sh, me);                              mnem, rc?".":"", ra, rs, sh, me);
942                          break;                          break;
943                  default:                  default:
944                          debug("unimplemented hi6_30, xo = 0x%x", xo);                          debug("unimplemented hi6_30, xo = 0x%x", xo);
# Line 836  int ppc_cpu_disassemble_instr(struct cpu Line 998  int ppc_cpu_disassemble_instr(struct cpu
998                  case PPC_31_LDARX:                  case PPC_31_LDARX:
999                  case PPC_31_LBZX:                  case PPC_31_LBZX:
1000                  case PPC_31_LBZUX:                  case PPC_31_LBZUX:
1001                    case PPC_31_LHAX:
1002                    case PPC_31_LHAUX:
1003                  case PPC_31_LHZX:                  case PPC_31_LHZX:
1004                  case PPC_31_LHZUX:                  case PPC_31_LHZUX:
1005                  case PPC_31_LWZX:                  case PPC_31_LWZX:
1006                  case PPC_31_LWZUX:                  case PPC_31_LWZUX:
1007                    case PPC_31_LHBRX:
1008                    case PPC_31_LWBRX:
1009                    case PPC_31_LFDX:
1010                    case PPC_31_LFSX:
1011                  case PPC_31_STWCX_DOT:                  case PPC_31_STWCX_DOT:
1012                  case PPC_31_STDCX_DOT:                  case PPC_31_STDCX_DOT:
1013                  case PPC_31_STBX:                  case PPC_31_STBX:
# Line 850  int ppc_cpu_disassemble_instr(struct cpu Line 1018  int ppc_cpu_disassemble_instr(struct cpu
1018                  case PPC_31_STWUX:                  case PPC_31_STWUX:
1019                  case PPC_31_STDX:                  case PPC_31_STDX:
1020                  case PPC_31_STDUX:                  case PPC_31_STDUX:
1021                    case PPC_31_STHBRX:
1022                    case PPC_31_STWBRX:
1023                    case PPC_31_STFDX:
1024                    case PPC_31_STFSX:
1025                          /*  rs for stores, rt for loads, actually  */                          /*  rs for stores, rt for loads, actually  */
1026                          load = 0; wlen = 0;                          load = 0; wlen = 0; fpreg = 0;
1027                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1028                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
1029                          rb = (iword >> 11) & 31;                          rb = (iword >> 11) & 31;
# Line 860  int ppc_cpu_disassemble_instr(struct cpu Line 1032  int ppc_cpu_disassemble_instr(struct cpu
1032                          case PPC_31_LDARX: wlen=8;load=1; mnem = "ldarx"; break;                          case PPC_31_LDARX: wlen=8;load=1; mnem = "ldarx"; break;
1033                          case PPC_31_LBZX:  wlen=1;load=1; mnem = "lbzx"; break;                          case PPC_31_LBZX:  wlen=1;load=1; mnem = "lbzx"; break;
1034                          case PPC_31_LBZUX: wlen=1;load=1; mnem = "lbzux"; break;                          case PPC_31_LBZUX: wlen=1;load=1; mnem = "lbzux"; break;
1035                            case PPC_31_LHAX:  wlen=2;load=1; mnem = "lhax"; break;
1036                            case PPC_31_LHAUX: wlen=2;load=1; mnem = "lhaux"; break;
1037                          case PPC_31_LHZX:  wlen=2;load=1; mnem = "lhzx"; break;                          case PPC_31_LHZX:  wlen=2;load=1; mnem = "lhzx"; break;
1038                          case PPC_31_LHZUX: wlen=2;load=1; mnem = "lhzux"; break;                          case PPC_31_LHZUX: wlen=2;load=1; mnem = "lhzux"; break;
1039                          case PPC_31_LWZX:  wlen = 4; load = 1;                          case PPC_31_LWZX:  wlen = 4; load = 1;
# Line 868  int ppc_cpu_disassemble_instr(struct cpu Line 1042  int ppc_cpu_disassemble_instr(struct cpu
1042                          case PPC_31_LWZUX: wlen = 4; load = 1;                          case PPC_31_LWZUX: wlen = 4; load = 1;
1043                                  mnem = power? "lux":"lwzux";                                  mnem = power? "lux":"lwzux";
1044                                  break;                                  break;
1045                            case PPC_31_LFDX: fpreg = 1; wlen = 8; load = 1;
1046                                    mnem = "lfdx"; break;
1047                            case PPC_31_LFSX: fpreg = 1; wlen = 4; load = 1;
1048                                    mnem = "lfsx"; break;
1049                          case PPC_31_STWCX_DOT: wlen=4; mnem = "stwcx."; break;                          case PPC_31_STWCX_DOT: wlen=4; mnem = "stwcx."; break;
1050                          case PPC_31_STDCX_DOT: wlen=8; mnem = "stdcx."; break;                          case PPC_31_STDCX_DOT: wlen=8; mnem = "stdcx."; break;
1051                          case PPC_31_STBX:  wlen=1; mnem = "stbx"; break;                          case PPC_31_STBX:  wlen=1; mnem = "stbx"; break;
# Line 882  int ppc_cpu_disassemble_instr(struct cpu Line 1060  int ppc_cpu_disassemble_instr(struct cpu
1060                                  break;                                  break;
1061                          case PPC_31_STDX:  wlen = 8; mnem = "stdx"; break;                          case PPC_31_STDX:  wlen = 8; mnem = "stdx"; break;
1062                          case PPC_31_STDUX: wlen = 8; mnem = "stdux"; break;                          case PPC_31_STDUX: wlen = 8; mnem = "stdux"; break;
1063                            case PPC_31_LHBRX:  wlen = 2; mnem = "lhbrx"; break;
1064                            case PPC_31_LWBRX:  wlen = 4; mnem = power?
1065                                                "lbrx" : "lwbrx"; break;
1066                            case PPC_31_STHBRX: wlen = 2; mnem = "sthbrx"; break;
1067                            case PPC_31_STWBRX: wlen = 4; mnem = power?
1068                                                "stbrx" : "stwbrx"; break;
1069                            case PPC_31_STFDX: fpreg = 1; wlen = 8;
1070                                    mnem = "stfdx"; break;
1071                            case PPC_31_STFSX: fpreg = 1; wlen = 4;
1072                                    mnem = "stfsx"; break;
1073                          }                          }
1074                          debug("%s\tr%i,r%i,r%i", mnem, rs, ra, rb);                          debug("%s\t%s%i,r%i,r%i", mnem,
1075                                fpreg? "f" : "r", rs, ra, rb);
1076                          if (!running)                          if (!running)
1077                                  break;                                  break;
1078                          addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) +                          addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) +
1079                              cpu->cd.ppc.gpr[rb];                              cpu->cd.ppc.gpr[rb];
1080                            if (cpu->cd.ppc.bits == 32)
1081                                    addr &= 0xffffffff;
1082                          symbol = get_symbol_name(&cpu->machine->symbol_context,                          symbol = get_symbol_name(&cpu->machine->symbol_context,
1083                              addr, &offset);                              addr, &offset);
1084                          if (symbol != NULL)                          if (symbol != NULL)
1085                                  debug(" \t<%s", symbol);                                  debug(" \t<%s", symbol);
1086                          else                          else
1087                                  debug(" \t<0x%llx", (long long)addr);                                  debug(" \t<0x%llx", (long long)addr);
1088                          if (wlen > 0) {                          if (wlen > 0 && !fpreg /* && !reverse */) {
1089                                  /*  TODO  */                                  /*  TODO  */
1090                          }                          }
1091                          debug(">");                          debug(">");
# Line 911  int ppc_cpu_disassemble_instr(struct cpu Line 1102  int ppc_cpu_disassemble_instr(struct cpu
1102                          }                          }
1103                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);
1104                          break;                          break;
1105                    case PPC_31_WRTEEI:
1106                            debug("wrteei\t%i", iword & 0x8000? 1 : 0);
1107                            break;
1108                    case PPC_31_MTMSRD:
1109                            /*  TODO: Just a guess based on MTMSR  */
1110                            rs = (iword >> 21) & 31;
1111                            l_bit = (iword >> 16) & 1;
1112                            debug("mtmsrd\tr%i", rs);
1113                            if (l_bit)
1114                                    debug(",%i", l_bit);
1115                            break;
1116                  case PPC_31_ADDZE:                  case PPC_31_ADDZE:
1117                  case PPC_31_ADDZEO:                  case PPC_31_ADDZEO:
1118                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
# Line 928  int ppc_cpu_disassemble_instr(struct cpu Line 1130  int ppc_cpu_disassemble_instr(struct cpu
1130                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", rt, ra);
1131                          break;                          break;
1132                  case PPC_31_MTSR:                  case PPC_31_MTSR:
1133                          /*  Move to segment register  */                  case PPC_31_MFSR:
1134                            /*  Move to/from segment register  */
1135                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
1136                          ra = (iword >> 16) & 15;        /*  actually: sr  */                          ra = (iword >> 16) & 15;        /*  actually: sr  */
1137                          debug("mtsr\t%i,r%i", ra, rt);                          switch (xo) {
1138                            case PPC_31_MTSR:  mnem = "mtsr"; break;
1139                            case PPC_31_MFSR:  mnem = "mfsr"; break;
1140                            }
1141                            debug("%s\tr%i,%i", mnem, rt, ra);
1142                          break;                          break;
1143                  case PPC_31_MTSRIN:                  case PPC_31_MTSRIN:
1144                  case PPC_31_MFSRIN:                  case PPC_31_MFSRIN:
# Line 962  int ppc_cpu_disassemble_instr(struct cpu Line 1169  int ppc_cpu_disassemble_instr(struct cpu
1169                  case PPC_31_SUBFCO:                  case PPC_31_SUBFCO:
1170                  case PPC_31_SUBFE:                  case PPC_31_SUBFE:
1171                  case PPC_31_SUBFEO:                  case PPC_31_SUBFEO:
1172                    case PPC_31_SUBFME:
1173                    case PPC_31_SUBFMEO:
1174                  case PPC_31_SUBFZE:                  case PPC_31_SUBFZE:
1175                  case PPC_31_SUBFZEO:                  case PPC_31_SUBFZEO:
1176                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
# Line 1007  int ppc_cpu_disassemble_instr(struct cpu Line 1216  int ppc_cpu_disassemble_instr(struct cpu
1216                          case PPC_31_SUBF:   mnem = "subf"; break;                          case PPC_31_SUBF:   mnem = "subf"; break;
1217                          case PPC_31_SUBFO:  mnem = "subfo"; break;                          case PPC_31_SUBFO:  mnem = "subfo"; break;
1218                          case PPC_31_SUBFC:                          case PPC_31_SUBFC:
1219                                  mnem = power? "sf" : "subfc";                                  mnem = power? "sf" : "subfc"; break;
                                 break;  
1220                          case PPC_31_SUBFCO:                          case PPC_31_SUBFCO:
1221                                  mnem = power? "sfo" : "subfco";                                  mnem = power? "sfo" : "subfco"; break;
                                 break;  
1222                          case PPC_31_SUBFE:                          case PPC_31_SUBFE:
1223                                  mnem = power? "sfe" : "subfe";                                  mnem = power? "sfe" : "subfe"; break;
                                 break;  
1224                          case PPC_31_SUBFEO:                          case PPC_31_SUBFEO:
1225                                  mnem = power? "sfeo" : "subfeo";                                  mnem = power? "sfeo" : "subfeo"; break;
1226                                  break;                          case PPC_31_SUBFME:
1227                                    mnem = power? "sfme" : "subfme"; break;
1228                            case PPC_31_SUBFMEO:
1229                                    mnem = power? "sfmeo" : "subfmeo"; break;
1230                          case PPC_31_SUBFZE:                          case PPC_31_SUBFZE:
1231                                  mnem = power? "sfze" : "subfze";                                  mnem = power? "sfze" : "subfze";
1232                                  no_rb = 1;                                  no_rb = 1;
# Line 1035  int ppc_cpu_disassemble_instr(struct cpu Line 1244  int ppc_cpu_disassemble_instr(struct cpu
1244                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
1245                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);
1246                          switch (spr) {                          switch (spr) {
1247                            /*  Some very common ones:  */
1248                          case 8:    debug("mflr\tr%i", rt); break;                          case 8:    debug("mflr\tr%i", rt); break;
1249                          case 9:    debug("mfctr\tr%i", rt); break;                          case 9:    debug("mfctr\tr%i", rt); break;
                         case 26:   debug("mfsrr0\tr%i", rt); break;  
                         case 27:   debug("mfsrr1\tr%i", rt); break;  
                         case 272:  debug("mfsprg\t0,r%i", rt); break;  
                         case 273:  debug("mfsprg\t1,r%i", rt); break;  
                         case 274:  debug("mfsprg\t2,r%i", rt); break;  
                         case 275:  debug("mfsprg\t3,r%i", rt); break;  
                         case 287:  debug("mfpvr\tr%i", rt); break;  
                         /*  TODO: 1008 = hid0?  */  
                         case 1008: debug("mfdbsr\tr%i", rt); break;  
                         case 1009: debug("mfhid1\tr%i", rt); break;  
                         case 1017: debug("mfl2cr\tr%i", rt); break;  
                         case 1018: debug("mfl3cr\tr%i", rt); break;  
1250                          default:debug("mfspr\tr%i,spr%i", rt, spr);                          default:debug("mfspr\tr%i,spr%i", rt, spr);
1251                          }                          }
1252                            if (spr == 8 || spr == 9)
1253                                    debug("\t");
1254                            debug("\t<%s%s", running? "read from " : "",
1255                                ppc_spr_names[spr]==NULL? "?" : ppc_spr_names[spr]);
1256                            if (running) {
1257                                    if (cpu->cd.ppc.bits == 32)
1258                                            debug(": 0x%x", (int)
1259                                                cpu->cd.ppc.spr[spr]);
1260                                    else
1261                                            debug(": 0x%llx", (long long)
1262                                                cpu->cd.ppc.spr[spr]);
1263                            }
1264                            debug(">");
1265                            break;
1266                    case PPC_31_TLBIA:
1267                            debug("tlbia");
1268                            break;
1269                    case PPC_31_SLBIA:
1270                            debug("slbia");
1271                            break;
1272                    case PPC_31_TLBLD:
1273                    case PPC_31_TLBLI:
1274                            rb = (iword >> 11) & 31;
1275                            debug("tlbl%s\tr%i", xo == PPC_31_TLBLD? "d" : "i", rb);
1276                          break;                          break;
1277                  case PPC_31_TLBIE:                  case PPC_31_TLBIE:
1278                          /*  TODO: what is ra? The IBM online docs didn't say  */                          /*  TODO: what is ra? The IBM online docs didn't say  */
# Line 1061  int ppc_cpu_disassemble_instr(struct cpu Line 1283  int ppc_cpu_disassemble_instr(struct cpu
1283                          else                          else
1284                                  debug("tlbie\tr%i", rb);                                  debug("tlbie\tr%i", rb);
1285                          break;                          break;
1286                    case PPC_31_TLBSX_DOT:
1287                            rs = (iword >> 21) & 31;
1288                            ra = (iword >> 16) & 31;
1289                            rb = (iword >> 11) & 31;
1290                            debug("tlbsx.\tr%i,r%i,r%i", rs, ra, rb);
1291                            break;
1292                  case PPC_31_TLBSYNC:                  case PPC_31_TLBSYNC:
1293                          debug("tlbsync");                          debug("tlbsync");
1294                          break;                          break;
# Line 1105  int ppc_cpu_disassemble_instr(struct cpu Line 1333  int ppc_cpu_disassemble_instr(struct cpu
1333                          debug("%s\tr%i,r%i", mnem, ra, rb);                          debug("%s\tr%i,r%i", mnem, ra, rb);
1334                          break;                          break;
1335                  case PPC_31_SLW:                  case PPC_31_SLW:
1336                    case PPC_31_SLD:
1337                  case PPC_31_SRAW:                  case PPC_31_SRAW:
1338                  case PPC_31_SRW:                  case PPC_31_SRW:
1339                  case PPC_31_AND:                  case PPC_31_AND:
1340                  case PPC_31_ANDC:                  case PPC_31_ANDC:
1341                  case PPC_31_NOR:                  case PPC_31_NOR:
1342                    case PPC_31_EQV:
1343                  case PPC_31_OR:                  case PPC_31_OR:
1344                  case PPC_31_ORC:                  case PPC_31_ORC:
1345                  case PPC_31_XOR:                  case PPC_31_XOR:
# Line 1124  int ppc_cpu_disassemble_instr(struct cpu Line 1354  int ppc_cpu_disassemble_instr(struct cpu
1354                                  switch (xo) {                                  switch (xo) {
1355                                  case PPC_31_SLW:  mnem =                                  case PPC_31_SLW:  mnem =
1356                                          power? "sl" : "slw"; break;                                          power? "sl" : "slw"; break;
1357                                    case PPC_31_SLD:  mnem = "sld"; break;
1358                                  case PPC_31_SRAW:  mnem =                                  case PPC_31_SRAW:  mnem =
1359                                          power? "sra" : "sraw"; break;                                          power? "sra" : "sraw"; break;
1360                                  case PPC_31_SRW:  mnem =                                  case PPC_31_SRW:  mnem =
# Line 1132  int ppc_cpu_disassemble_instr(struct cpu Line 1363  int ppc_cpu_disassemble_instr(struct cpu
1363                                  case PPC_31_NAND: mnem = "nand"; break;                                  case PPC_31_NAND: mnem = "nand"; break;
1364                                  case PPC_31_ANDC: mnem = "andc"; break;                                  case PPC_31_ANDC: mnem = "andc"; break;
1365                                  case PPC_31_NOR:  mnem = "nor"; break;                                  case PPC_31_NOR:  mnem = "nor"; break;
1366                                    case PPC_31_EQV:  mnem = "eqv"; break;
1367                                  case PPC_31_OR:   mnem = "or"; break;                                  case PPC_31_OR:   mnem = "or"; break;
1368                                  case PPC_31_ORC:  mnem = "orc"; break;                                  case PPC_31_ORC:  mnem = "orc"; break;
1369                                  case PPC_31_XOR:  mnem = "xor"; break;                                  case PPC_31_XOR:  mnem = "xor"; break;
# Line 1172  int ppc_cpu_disassemble_instr(struct cpu Line 1404  int ppc_cpu_disassemble_instr(struct cpu
1404                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1405                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);                          spr = ((iword >> 6) & 0x3e0) + ((iword >> 16) & 31);
1406                          switch (spr) {                          switch (spr) {
1407                            /*  Some very common ones:  */
1408                          case 8:    debug("mtlr\tr%i", rs); break;                          case 8:    debug("mtlr\tr%i", rs); break;
1409                          case 9:    debug("mtctr\tr%i", rs); break;                          case 9:    debug("mtctr\tr%i", rs); break;
                         case 26:   debug("mtsrr0\tr%i", rs); break;  
                         case 27:   debug("mtsrr1\tr%i", rs); break;  
                         case 272:  debug("mtsprg\t0,r%i", rs); break;  
                         case 273:  debug("mtsprg\t1,r%i", rs); break;  
                         case 274:  debug("mtsprg\t2,r%i", rs); break;  
                         case 275:  debug("mtsprg\t3,r%i", rs); break;  
                         case 528:  debug("mtibatu\t0,r%i", rs); break;  
                         case 529:  debug("mtibatl\t0,r%i", rs); break;  
                         case 530:  debug("mtibatu\t1,r%i", rs); break;  
                         case 531:  debug("mtibatl\t1,r%i", rs); break;  
                         case 532:  debug("mtibatu\t2,r%i", rs); break;  
                         case 533:  debug("mtibatl\t2,r%i", rs); break;  
                         case 534:  debug("mtibatu\t3,r%i", rs); break;  
                         case 535:  debug("mtibatl\t3,r%i", rs); break;  
                         case 536:  debug("mtdbatu\t0,r%i", rs); break;  
                         case 537:  debug("mtdbatl\t0,r%i", rs); break;  
                         case 538:  debug("mtdbatu\t1,r%i", rs); break;  
                         case 539:  debug("mtdbatl\t1,r%i", rs); break;  
                         case 540:  debug("mtdbatu\t2,r%i", rs); break;  
                         case 541:  debug("mtdbatl\t2,r%i", rs); break;  
                         case 542:  debug("mtdbatu\t3,r%i", rs); break;  
                         case 543:  debug("mtdbatl\t3,r%i", rs); break;  
                         case 1008: debug("mtdbsr\tr%i", rs); break;  
1410                          default:debug("mtspr\tspr%i,r%i", spr, rs);                          default:debug("mtspr\tspr%i,r%i", spr, rs);
1411                          }                          }
1412                            if (spr == 8 || spr == 9)
1413                                    debug("\t");
1414                            debug("\t<%s%s", running? "write to " : "",
1415                                ppc_spr_names[spr]==NULL? "?" : ppc_spr_names[spr]);
1416                            if (running) {
1417                                    if (cpu->cd.ppc.bits == 32)
1418                                            debug(": 0x%x", (int)
1419                                                cpu->cd.ppc.gpr[rs]);
1420                                    else
1421                                            debug(": 0x%llx", (long long)
1422                                                cpu->cd.ppc.gpr[rs]);
1423                            }
1424                            debug(">");
1425                          break;                          break;
1426                  case PPC_31_SYNC:                  case PPC_31_SYNC:
1427                          debug("%s", power? "dcs" : "sync");                          debug("%s", power? "dcs" : "sync");
# Line 1216  int ppc_cpu_disassemble_instr(struct cpu Line 1439  int ppc_cpu_disassemble_instr(struct cpu
1439                          }                          }
1440                          debug("%s\tr%i,r%i,%i", mnem, rs, ra, nb);                          debug("%s\tr%i,r%i,%i", mnem, rs, ra, nb);
1441                          break;                          break;
                 case PPC_31_LHBRX:  
                 case PPC_31_LWBRX:  
                 case PPC_31_STHBRX:  
                 case PPC_31_STWBRX:  
                         rt = (iword >> 21) & 31;        /*  stores use rs  */  
                         ra = (iword >> 16) & 31;  
                         rb = (iword >> 11) & 31;  
                         switch (xo) {  
                         case PPC_31_LHBRX:  mnem = "lhbrx"; break;  
                         case PPC_31_LWBRX:  mnem = power?  
                                             "lbrx" : "lwbrx"; break;  
                         case PPC_31_STHBRX: mnem = "sthbrx"; break;  
                         case PPC_31_STWBRX: mnem = power?  
                                             "stbrx" : "stwbrx"; break;  
                         }  
                         debug("%s\tr%i,r%i,r%i", mnem, rt, ra, rb);  
                         break;  
1442                  case PPC_31_SRAWI:                  case PPC_31_SRAWI:
1443                          rs = (iword >> 21) & 31;                          rs = (iword >> 21) & 31;
1444                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
# Line 1242  int ppc_cpu_disassemble_instr(struct cpu Line 1448  int ppc_cpu_disassemble_instr(struct cpu
1448                          debug("%s%s\tr%i,r%i,%i", mnem,                          debug("%s%s\tr%i,r%i,%i", mnem,
1449                              rc? "." : "", ra, rs, sh);                              rc? "." : "", ra, rs, sh);
1450                          break;                          break;
1451                    case PPC_31_DSSALL:
1452                            debug("dssall");
1453                            break;
1454                  case PPC_31_EIEIO:                  case PPC_31_EIEIO:
1455                          debug("%s", power? "eieio?" : "eieio");                          debug("%s", power? "eieio?" : "eieio");
1456                          break;                          break;
# Line 1264  int ppc_cpu_disassemble_instr(struct cpu Line 1473  int ppc_cpu_disassemble_instr(struct cpu
1473                          }                          }
1474                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", ra, rs);                          debug("%s%s\tr%i,r%i", mnem, rc? "." : "", ra, rs);
1475                          break;                          break;
1476                    case PPC_31_LVX:
1477                    case PPC_31_LVXL:
1478                    case PPC_31_STVX:
1479                    case PPC_31_STVXL:
1480                            rs = (iword >> 21) & 31;        /*  vs for stores,  */
1481                            ra = (iword >> 16) & 31;        /*  rs=vl for loads  */
1482                            rb = (iword >> 11) & 31;
1483                            rc = iword & 1;
1484                            switch (xo) {
1485                            case PPC_31_LVX:   mnem = "lvx";  break;
1486                            case PPC_31_LVXL:  mnem = "lvxl"; break;
1487                            case PPC_31_STVX:  mnem = "stvx";  break;
1488                            case PPC_31_STVXL: mnem = "stvxl"; break;
1489                            }
1490                            debug("%s%s\tv%i,r%i,r%i", mnem, rc? "." : "",
1491                                rs, ra, rb);
1492                            break;
1493                  default:                  default:
1494                          debug("unimplemented hi6_31, xo = 0x%x", xo);                          debug("unimplemented hi6_31, xo = 0x%x", xo);
1495                  }                  }
1496                  break;                  break;
1497            case PPC_HI6_LD:
1498          case PPC_HI6_LWZ:          case PPC_HI6_LWZ:
1499          case PPC_HI6_LWZU:          case PPC_HI6_LWZU:
1500          case PPC_HI6_LHZ:          case PPC_HI6_LHZ:
# Line 1276  int ppc_cpu_disassemble_instr(struct cpu Line 1503  int ppc_cpu_disassemble_instr(struct cpu
1503          case PPC_HI6_LHAU:          case PPC_HI6_LHAU:
1504          case PPC_HI6_LBZ:          case PPC_HI6_LBZ:
1505          case PPC_HI6_LBZU:          case PPC_HI6_LBZU:
1506            case PPC_HI6_LFD:
1507            case PPC_HI6_LFS:
1508          case PPC_HI6_LMW:          case PPC_HI6_LMW:
1509            case PPC_HI6_STD:
1510          case PPC_HI6_STW:          case PPC_HI6_STW:
1511          case PPC_HI6_STWU:          case PPC_HI6_STWU:
1512          case PPC_HI6_STH:          case PPC_HI6_STH:
# Line 1284  int ppc_cpu_disassemble_instr(struct cpu Line 1514  int ppc_cpu_disassemble_instr(struct cpu
1514          case PPC_HI6_STB:          case PPC_HI6_STB:
1515          case PPC_HI6_STBU:          case PPC_HI6_STBU:
1516          case PPC_HI6_STMW:          case PPC_HI6_STMW:
         case PPC_HI6_LFD:  
1517          case PPC_HI6_STFD:          case PPC_HI6_STFD:
1518            case PPC_HI6_STFS:
1519                  /*  NOTE: Loads use rt, not rs, but are otherwise similar                  /*  NOTE: Loads use rt, not rs, but are otherwise similar
1520                      to stores  */                      to stores  */
1521                  load = 0; wlen = 0;                  load = 0; wlen = 0;
# Line 1294  int ppc_cpu_disassemble_instr(struct cpu Line 1524  int ppc_cpu_disassemble_instr(struct cpu
1524                  imm = (int16_t)(iword & 0xffff);                  imm = (int16_t)(iword & 0xffff);
1525                  fpreg = 0;                  fpreg = 0;
1526                  switch (hi6) {                  switch (hi6) {
1527                    case PPC_HI6_LD:  load=1; wlen = 8; mnem = "ld"; break;
1528                  case PPC_HI6_LWZ:  load=1; wlen = 4;                  case PPC_HI6_LWZ:  load=1; wlen = 4;
1529                          mnem = power? "l" : "lwz"; break;                          mnem = power? "l" : "lwz"; break;
1530                  case PPC_HI6_LWZU: load=1; wlen = 4;                  case PPC_HI6_LWZU: load=1; wlen = 4;
# Line 1310  int ppc_cpu_disassemble_instr(struct cpu Line 1541  int ppc_cpu_disassemble_instr(struct cpu
1541                          mnem = "lbz"; break;                          mnem = "lbz"; break;
1542                  case PPC_HI6_LBZU: load=1; wlen = 1;                  case PPC_HI6_LBZU: load=1; wlen = 1;
1543                          mnem = "lbzu"; break;                          mnem = "lbzu"; break;
1544                    case PPC_HI6_LFD:  load=1; fpreg=1; wlen=8; mnem = "lfd"; break;
1545                    case PPC_HI6_LFS:  load=1; fpreg=1; wlen=4; mnem = "lfs"; break;
1546                    case PPC_HI6_STD:  wlen=8; mnem = "std"; break;
1547                  case PPC_HI6_STW:  wlen=4; mnem = power? "st" : "stw"; break;                  case PPC_HI6_STW:  wlen=4; mnem = power? "st" : "stw"; break;
1548                  case PPC_HI6_STWU: wlen=4; mnem = power? "stu" : "stwu"; break;                  case PPC_HI6_STWU: wlen=4; mnem = power? "stu" : "stwu"; break;
1549                  case PPC_HI6_STH:  wlen=2; mnem = "sth"; break;                  case PPC_HI6_STH:  wlen=2; mnem = "sth"; break;
# Line 1318  int ppc_cpu_disassemble_instr(struct cpu Line 1552  int ppc_cpu_disassemble_instr(struct cpu
1552                  case PPC_HI6_STBU: wlen=1; mnem = "stbu"; break;                  case PPC_HI6_STBU: wlen=1; mnem = "stbu"; break;
1553                  case PPC_HI6_LMW:  load=1; mnem = power? "lm" : "lmw"; break;                  case PPC_HI6_LMW:  load=1; mnem = power? "lm" : "lmw"; break;
1554                  case PPC_HI6_STMW: mnem = power? "stm" : "stmw"; break;                  case PPC_HI6_STMW: mnem = power? "stm" : "stmw"; break;
1555                  case PPC_HI6_LFD:  load=1; fpreg = 1; mnem = "lfd"; break;                  case PPC_HI6_STFD: fpreg=1; wlen=8; mnem = "stfd"; break;
1556                  case PPC_HI6_STFD: fpreg = 1; mnem = "stfd"; break;                  case PPC_HI6_STFS: fpreg=1; wlen=4; mnem = "stfs"; break;
1557                  }                  }
1558                  debug("%s\t", mnem);                  debug("%s\t", mnem);
1559                  if (fpreg)                  if (fpreg)
# Line 1330  int ppc_cpu_disassemble_instr(struct cpu Line 1564  int ppc_cpu_disassemble_instr(struct cpu
1564                  if (!running)                  if (!running)
1565                          break;                          break;
1566                  addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) + imm;                  addr = (ra==0? 0 : cpu->cd.ppc.gpr[ra]) + imm;
1567                    if (cpu->cd.ppc.bits == 32)
1568                            addr &= 0xffffffff;
1569                  symbol = get_symbol_name(&cpu->machine->symbol_context,                  symbol = get_symbol_name(&cpu->machine->symbol_context,
1570                      addr, &offset);                      addr, &offset);
1571                  if (symbol != NULL)                  if (symbol != NULL)
# Line 1374  int ppc_cpu_disassemble_instr(struct cpu Line 1610  int ppc_cpu_disassemble_instr(struct cpu
1610                          int i;                          int i;
1611                          for (i=0; i<wlen; i++)                          for (i=0; i<wlen; i++)
1612                                  tdata |= (cpu->cd.ppc.gpr[rs] &                                  tdata |= (cpu->cd.ppc.gpr[rs] &
1613                                      ((uint64_t)0xff << i));                                      ((uint64_t)0xff << (i*8)));
1614                          debug(": ");                          debug(": ");
1615                          if (wlen >= 4) {                          if (wlen >= 4) {
1616                                  symbol = get_symbol_name(&cpu->machine->                                  symbol = get_symbol_name(&cpu->machine->
# Line 1382  int ppc_cpu_disassemble_instr(struct cpu Line 1618  int ppc_cpu_disassemble_instr(struct cpu
1618                                  if (symbol != NULL)                                  if (symbol != NULL)
1619                                          debug("%s", symbol);                                          debug("%s", symbol);
1620                                  else                                  else
1621                                          debug("0x%llx",                                          debug("0x%llx", (long long)tdata);
                                             (long long)tdata);  
1622                          } else {                          } else {
1623                                  if (tdata > -256 && tdata < 256)                                  if (tdata > -256 && tdata < 256)
1624                                          debug("%i", (int)tdata);                                          debug("%i", (int)tdata);
# Line 1393  int ppc_cpu_disassemble_instr(struct cpu Line 1628  int ppc_cpu_disassemble_instr(struct cpu
1628                  }                  }
1629                  debug(">");                  debug(">");
1630                  break;                  break;
1631            case PPC_HI6_59:
1632                    xo = (iword >> 1) & 1023;
1633                    /*  NOTE: Some floating point instructions only use the
1634                        lowest 5 bits of xo, some use all 10 bits!  */
1635                    switch (xo & 31) {
1636                    case PPC_59_FDIVS:
1637                    case PPC_59_FSUBS:
1638                    case PPC_59_FADDS:
1639                    case PPC_59_FMULS:
1640                    case PPC_59_FMADDS:
1641                            rt = (iword >> 21) & 31;
1642                            ra = (iword >> 16) & 31;
1643                            rb = (iword >> 11) & 31;
1644                            rs = (iword >>  6) & 31;        /*  actually frc  */
1645                            rc = iword & 1;
1646                            switch (xo & 31) {
1647                            case PPC_59_FDIVS:      mnem = "fdivs"; break;
1648                            case PPC_59_FSUBS:      mnem = "fsubs"; break;
1649                            case PPC_59_FADDS:      mnem = "fadds"; break;
1650                            case PPC_59_FMULS:      mnem = "fmuls"; break;
1651                            case PPC_59_FMADDS:     mnem = "fmadds"; break;
1652                            }
1653                            debug("%s%s\t", mnem, rc? "." : "");
1654                            switch (xo & 31) {
1655                            case PPC_59_FMULS:
1656                                    debug("f%i,f%i,f%i", rt, ra, rs);
1657                                    break;
1658                            case PPC_59_FMADDS:
1659                                    debug("f%i,f%i,f%i,f%i", rt, ra, rs, rb);
1660                                    break;
1661                            default:debug("f%i,f%i,f%i", rt, ra, rb);
1662                            }
1663                            break;
1664                    default:/*  TODO: similar to hi6_63  */
1665                            debug("unimplemented hi6_59, xo = 0x%x", xo);
1666                    }
1667                    break;
1668          case PPC_HI6_63:          case PPC_HI6_63:
1669                  xo = (iword >> 1) & 1023;                  xo = (iword >> 1) & 1023;
1670                  switch (xo) {                  /*  NOTE: Some floating point instructions only use the
1671                  case PPC_63_FMR:                      lowest 5 bits of xo, some use all 10 bits!  */
1672                    switch (xo & 31) {
1673                    case PPC_63_FDIV:
1674                    case PPC_63_FSUB:
1675                    case PPC_63_FADD:
1676                    case PPC_63_FMUL:
1677                    case PPC_63_FMSUB:
1678                    case PPC_63_FMADD:
1679                          rt = (iword >> 21) & 31;                          rt = (iword >> 21) & 31;
1680                          ra = (iword >> 16) & 31;                          ra = (iword >> 16) & 31;
1681                          rb = (iword >> 11) & 31;                          rb = (iword >> 11) & 31;
1682                            rs = (iword >>  6) & 31;        /*  actually frc  */
1683                            rc = iword & 1;
1684                            switch (xo & 31) {
1685                            case PPC_63_FDIV:
1686                                    mnem = power? "fd" : "fdiv"; break;
1687                            case PPC_63_FSUB:
1688                                    mnem = power? "fs" : "fsub"; break;
1689                            case PPC_63_FADD:
1690                                    mnem = power? "fa" : "fadd"; break;
1691                            case PPC_63_FMUL:
1692                                    mnem = power? "fm" : "fmul"; break;
1693                            case PPC_63_FMSUB:
1694                                    mnem = power? "fms" : "fmsub"; break;
1695                            case PPC_63_FMADD:
1696                                    mnem = power? "fma" : "fmadd"; break;
1697                            }
1698                            debug("%s%s\t", mnem, rc? "." : "");
1699                            switch (xo & 31) {
1700                            case PPC_63_FMUL:
1701                                    debug("f%i,f%i,f%i", rt, ra, rs);
1702                                    break;
1703                            case PPC_63_FMADD:
1704                                    debug("f%i,f%i,f%i,f%i", rt, ra, rs, rb);
1705                                    break;
1706                            default:debug("f%i,f%i,f%i", rt, ra, rb);
1707                            }
1708                            break;
1709                    default:rt = (iword >> 21) & 31;
1710                            ra = (iword >> 16) & 31;
1711                            rb = (iword >> 11) & 31;
1712                          rc = iword & 1;                          rc = iword & 1;
1713                          switch (xo) {                          switch (xo) {
1714                            case PPC_63_FCMPU:
1715                            case PPC_63_FRSP:
1716                            case PPC_63_FCTIWZ:
1717                            case PPC_63_FNEG:
1718                          case PPC_63_FMR:                          case PPC_63_FMR:
1719                                  debug("fmr%s\tf%i,f%i", rc? "." : "", rt, rb);                          case PPC_63_FNABS:
1720                            case PPC_63_FABS:
1721                                    switch (xo) {
1722                                    case PPC_63_FCMPU:      mnem = "fcmpu"; break;
1723                                    case PPC_63_FCTIWZ:
1724                                            mnem = power? "fcirz" : "fctiwz"; break;
1725                                    case PPC_63_FRSP:       mnem = "frsp"; break;
1726                                    case PPC_63_FNEG:       mnem = "fneg"; break;
1727                                    case PPC_63_FMR:        mnem = "fmr"; break;
1728                                    case PPC_63_FNABS:      mnem = "fnabs"; break;
1729                                    case PPC_63_FABS:       mnem = "fabs"; break;
1730                                    }
1731                                    debug("%s%s\t", mnem, rc? "." : "");
1732                                    switch (xo) {
1733                                    case PPC_63_FCMPU:
1734                                            debug("%i,f%i,f%i", rt >> 2, ra, rb);
1735                                            break;
1736                                    case PPC_63_FCTIWZ:
1737                                    case PPC_63_FRSP:
1738                                    case PPC_63_FNEG:
1739                                    case PPC_63_FMR:
1740                                    case PPC_63_FNABS:
1741                                    case PPC_63_FABS:
1742                                            debug("f%i,f%i", rt, rb);
1743                                            break;
1744                                    default:debug("f%i,f%i,f%i", rt, ra, rb);
1745                                    }
1746                                  break;                                  break;
1747                            case PPC_63_MFFS:
1748                                    debug("mffs%s\tf%i", rc?".":"", rt);
1749                                    break;
1750                            case PPC_63_MTFSF:
1751                                    ra = (iword >> 17) & 255;       /*  flm  */
1752                                    debug("mtfsf%s\t0x%02x,f%i", rc?".":"", ra, rb);
1753                                    break;
1754                            default:debug("unimplemented hi6_63, xo = 0x%x", xo);
1755                          }                          }
                         break;  
                 default:  
                         debug("unimplemented hi6_31, xo = 0x%x", xo);  
1756                  }                  }
1757                  break;                  break;
1758          default:          default:
# Line 1422  int ppc_cpu_disassemble_instr(struct cpu Line 1766  int ppc_cpu_disassemble_instr(struct cpu
1766    
1767    
1768  /*  /*
1769     *  debug_spr_usage():
1770     *
1771     *  Helper function. To speed up overall development speed of the emulator,
1772     *  all SPR accesses are allowed. This function causes unknown/unimplemented
1773     *  SPRs to give a warning.
1774     */
1775    static void debug_spr_usage(uint64_t pc, int spr)
1776    {
1777            static uint32_t spr_used[1024 / sizeof(uint32_t)];
1778            static int initialized = 0;
1779    
1780            if (!initialized) {
1781                    memset(spr_used, 0, sizeof(spr_used));
1782                    initialized = 1;
1783            }
1784    
1785            spr &= 1023;
1786            if (spr_used[spr >> 2] & (1 << (spr & 3)))
1787                    return;
1788    
1789            switch (spr) {
1790            /*  Known/implemented SPRs:  */
1791            case SPR_XER:
1792            case SPR_LR:
1793            case SPR_CTR:
1794            case SPR_DSISR:
1795            case SPR_DAR:
1796            case SPR_DEC:
1797            case SPR_SDR1:
1798            case SPR_SRR0:
1799            case SPR_SRR1:
1800            case SPR_SPRG0:
1801            case SPR_SPRG1:
1802            case SPR_SPRG2:
1803            case SPR_SPRG3:
1804            case SPR_PVR:
1805            case SPR_DMISS:
1806            case SPR_DCMP:
1807            case SPR_HASH1:
1808            case SPR_HASH2:
1809            case SPR_IMISS:
1810            case SPR_ICMP:
1811            case SPR_DBSR:
1812            case SPR_PIR:
1813                    break;
1814            default:if (spr >= SPR_IBAT0U && spr <= SPR_DBAT3L) {
1815                            break;
1816                    } else
1817                            fatal("[ using UNIMPLEMENTED spr %i (%s), pc = "
1818                                "0x%llx ]\n", spr, ppc_spr_names[spr] == NULL?
1819                                "UNKNOWN" : ppc_spr_names[spr], (long long)pc);
1820            }
1821    
1822            spr_used[spr >> 2] |= (1 << (spr & 3));
1823    }
1824    
1825    
1826    /*
1827   *  update_cr0():   *  update_cr0():
1828   *   *
1829   *  Sets the top 4 bits of the CR register.   *  Sets the top 4 bits of the CR register.
# Line 1447  void update_cr0(struct cpu *cpu, uint64_ Line 1849  void update_cr0(struct cpu *cpu, uint64_
1849          }          }
1850    
1851          /*  SO bit, copied from XER:  */          /*  SO bit, copied from XER:  */
1852          c |= ((cpu->cd.ppc.xer >> 31) & 1);          c |= ((cpu->cd.ppc.spr[SPR_XER] >> 31) & 1);
1853    
1854          cpu->cd.ppc.cr &= ~((uint32_t)0xf << 28);          cpu->cd.ppc.cr &= ~((uint32_t)0xf << 28);
1855          cpu->cd.ppc.cr |= ((uint32_t)c << 28);          cpu->cd.ppc.cr |= ((uint32_t)c << 28);
# Line 1459  void update_cr0(struct cpu *cpu, uint64_ Line 1861  void update_cr0(struct cpu *cpu, uint64_
1861    
1862  #include "tmp_ppc_tail.c"  #include "tmp_ppc_tail.c"
1863    
1864    
Legend:
Removed from v.14  
changed lines
  Added in v.42
  ViewVC Help
Powered by ViewVC 1.1.26