/[gxemul]/trunk/src/cpus/cpu_arm.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/cpus/cpu_arm.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 21 by dpavlin, Mon Oct 8 16:19:23 2007 UTC revision 22 by dpavlin, Mon Oct 8 16:19:37 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2006  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *   *
27   *   *
28   *  $Id: cpu_arm.c,v 1.44 2005/11/19 18:53:07 debug Exp $   *  $Id: cpu_arm.c,v 1.54 2006/02/09 20:02:58 debug Exp $
29   *   *
30   *  ARM CPU emulation.   *  ARM CPU emulation.
31   *   *
# Line 45  Line 45 
45  #include "machine.h"  #include "machine.h"
46  #include "memory.h"  #include "memory.h"
47  #include "misc.h"  #include "misc.h"
48    #include "of.h"
49  #include "symbol.h"  #include "symbol.h"
50    
51  #define DYNTRANS_32  #define DYNTRANS_32
# Line 63  static int arm_dpi_uses_n[16] = { 1,1,1, Line 64  static int arm_dpi_uses_n[16] = { 1,1,1,
64  static int arm_exception_to_mode[N_ARM_EXCEPTIONS] = ARM_EXCEPTION_TO_MODE;  static int arm_exception_to_mode[N_ARM_EXCEPTIONS] = ARM_EXCEPTION_TO_MODE;
65    
66  /*  For quick_pc_to_pointers():  */  /*  For quick_pc_to_pointers():  */
67  #include "arm_quick_pc_to_pointers.h"  void arm_pc_to_pointers(struct cpu *cpu);
68    #include "quick_pc_to_pointers.h"
69    
70    
71  /*  /*
# Line 97  int arm_cpu_new(struct cpu *cpu, struct Line 99  int arm_cpu_new(struct cpu *cpu, struct
99          cpu->invalidate_code_translation = arm_invalidate_code_translation;          cpu->invalidate_code_translation = arm_invalidate_code_translation;
100          cpu->translate_address = arm_translate_address;          cpu->translate_address = arm_translate_address;
101    
102          cpu->cd.arm.cpu_type    = cpu_type_defs[found];          cpu->cd.arm.cpu_type = cpu_type_defs[found];
103          cpu->name               = cpu->cd.arm.cpu_type.name;          cpu->name            = cpu->cd.arm.cpu_type.name;
104          cpu->is_32bit           = 1;          cpu->is_32bit        = 1;
105    
106          cpu->cd.arm.cpsr = ARM_FLAG_I | ARM_FLAG_F;          cpu->cd.arm.cpsr = ARM_FLAG_I | ARM_FLAG_F;
107          cpu->cd.arm.control = ARM_CONTROL_PROG32 | ARM_CONTROL_DATA32          cpu->cd.arm.control = ARM_CONTROL_PROG32 | ARM_CONTROL_DATA32
108              | ARM_CONTROL_CACHE | ARM_CONTROL_ICACHE | ARM_CONTROL_ALIGN;              | ARM_CONTROL_CACHE | ARM_CONTROL_ICACHE | ARM_CONTROL_ALIGN;
109            /*  TODO: default auxctrl contents  */
110    
111          if (cpu->machine->prom_emulation) {          if (cpu->machine->prom_emulation) {
112                  cpu->cd.arm.cpsr |= ARM_MODE_SVC32;                  cpu->cd.arm.cpsr |= ARM_MODE_SVC32;
# Line 128  int arm_cpu_new(struct cpu *cpu, struct Line 131  int arm_cpu_new(struct cpu *cpu, struct
131                  }                  }
132          }          }
133    
134            /*  TODO: Some of these values (iway and dway) aren't used yet:  */
135            cpu->cd.arm.cachetype =
136                  (5 << ARM_CACHETYPE_CLASS_SHIFT)
137                | (1 << ARM_CACHETYPE_HARVARD_SHIFT)
138                | ((cpu->cd.arm.cpu_type.dcache_shift - 9) <<
139                    ARM_CACHETYPE_DSIZE_SHIFT)
140                | (5 << ARM_CACHETYPE_DASSOC_SHIFT)         /*  32-way  */
141                | (2 << ARM_CACHETYPE_DLINE_SHIFT)          /*  8 words/line  */
142                | ((cpu->cd.arm.cpu_type.icache_shift - 9) <<
143                    ARM_CACHETYPE_ISIZE_SHIFT)
144                | (5 << ARM_CACHETYPE_IASSOC_SHIFT)         /*  32-way  */
145                | (2 << ARM_CACHETYPE_ILINE_SHIFT);         /*  8 words/line  */
146    
147          /*  Coprocessor 15 = the system control coprocessor.  */          /*  Coprocessor 15 = the system control coprocessor.  */
148          cpu->cd.arm.coproc[15] = arm_coproc_15;          cpu->cd.arm.coproc[15] = arm_coproc_15;
149    
150            /*  Coprocessor 14 for XScale:  */
151            if (cpu->cd.arm.cpu_type.flags & ARM_XSCALE)
152                    cpu->cd.arm.coproc[14] = arm_coproc_xscale_14;
153    
154          /*          /*
155           *  NOTE/TODO: Ugly hack for OpenFirmware emulation:           *  NOTE/TODO: Ugly hack for OpenFirmware emulation:
156           */           */
# Line 301  void arm_cpu_register_match(struct machi Line 321  void arm_cpu_register_match(struct machi
321                                  m->cpus[cpunr]->cd.arm.r[i] = *valuep;                                  m->cpus[cpunr]->cd.arm.r[i] = *valuep;
322                                  if (i == ARM_PC)                                  if (i == ARM_PC)
323                                          m->cpus[cpunr]->pc = *valuep;                                          m->cpus[cpunr]->pc = *valuep;
324                          } else                          } else {
325                                  *valuep = m->cpus[cpunr]->cd.arm.r[i];                                  *valuep = m->cpus[cpunr]->cd.arm.r[i];
326                                    if (i == ARM_PC)
327                                            *valuep = m->cpus[cpunr]->pc;
328                            }
329                          *match_register = 1;                          *match_register = 1;
330                  }                  }
331          }          }
# Line 378  void arm_cpu_register_dump(struct cpu *c Line 401  void arm_cpu_register_dump(struct cpu *c
401                  }                  }
402    
403                  if (m != ARM_MODE_USR32 && m != ARM_MODE_SYS32) {                  if (m != ARM_MODE_USR32 && m != ARM_MODE_SYS32) {
404                          debug("cpu%i:  usr r8..r14 =", x);                          debug("cpu%i:  usr r8-14:", x);
405                          for (i=0; i<7; i++)                          for (i=0; i<7; i++)
406                                  debug(" %08x", cpu->cd.arm.default_r8_r14[i]);                                  debug(" %08x", cpu->cd.arm.default_r8_r14[i]);
407                          debug("\n");                          debug("\n");
408                  }                  }
409    
410                  if (m != ARM_MODE_FIQ32) {                  if (m != ARM_MODE_FIQ32) {
411                          debug("cpu%i:  fiq r8..r14 =", x);                          debug("cpu%i:  fiq r8-14:", x);
412                          for (i=0; i<7; i++)                          for (i=0; i<7; i++)
413                                  debug(" %08x", cpu->cd.arm.fiq_r8_r14[i]);                                  debug(" %08x", cpu->cd.arm.fiq_r8_r14[i]);
414                          debug("\n");                          debug("\n");
415                  }                  }
416    
417                  if (m != ARM_MODE_IRQ32) {                  if (m != ARM_MODE_IRQ32) {
418                          debug("cpu%i:  irq r13..r14 =", x);                          debug("cpu%i:  irq r13-14:", x);
419                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
420                                  debug(" %08x", cpu->cd.arm.irq_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.irq_r13_r14[i]);
421                          debug("\n");                          debug("\n");
422                  }                  }
423    
424                  if (m != ARM_MODE_SVC32) {                  if (m != ARM_MODE_SVC32) {
425                          debug("cpu%i:  svc r13..r14 =", x);                          debug("cpu%i:  svc r13-14:", x);
426                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
427                                  debug(" %08x", cpu->cd.arm.svc_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.svc_r13_r14[i]);
428                          debug("\n");                          debug("\n");
429                  }                  }
430    
431                  if (m != ARM_MODE_ABT32) {                  if (m != ARM_MODE_ABT32) {
432                          debug("cpu%i:  abt r13..r14 =", x);                          debug("cpu%i:  abt r13-14:", x);
433                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
434                                  debug(" %08x", cpu->cd.arm.abt_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.abt_r13_r14[i]);
435                          debug("\n");                          debug("\n");
436                  }                  }
437    
438                  if (m != ARM_MODE_UND32) {                  if (m != ARM_MODE_UND32) {
439                          debug("cpu%i:  und r13..r14 =", x);                          debug("cpu%i:  und r13-14:", x);
440                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
441                                  debug(" %08x", cpu->cd.arm.und_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.und_r13_r14[i]);
442                          debug("\n");                          debug("\n");
# Line 450  void arm_cpu_register_dump(struct cpu *c Line 473  void arm_cpu_register_dump(struct cpu *c
473                      cpu->cd.arm.control &                      cpu->cd.arm.control &
474                      ARM_CONTROL_V? "yes (0xffff0000)" : "no");                      ARM_CONTROL_V? "yes (0xffff0000)" : "no");
475    
476                    /*  TODO: auxctrl on which CPU types?  */
477                    if (cpu->cd.arm.cpu_type.flags & ARM_XSCALE) {
478                            debug("cpu%i:  auxctrl = 0x%08x\n", x,
479                                cpu->cd.arm.auxctrl);
480                            debug("cpu%i:      minidata cache attr = 0x%x\n", x,
481                                (cpu->cd.arm.auxctrl & ARM_AUXCTRL_MD)
482                                >> ARM_AUXCTRL_MD_SHIFT);
483                            debug("cpu%i:      page table memory attr: %i\n", x,
484                                (cpu->cd.arm.auxctrl & ARM_AUXCTRL_P)? 1 : 0);
485                            debug("cpu%i:      write buffer coalescing: %s\n", x,
486                                (cpu->cd.arm.auxctrl & ARM_AUXCTRL_K)?
487                                "disabled" : "enabled");
488                    }
489    
490                  debug("cpu%i:  ttb = 0x%08x  dacr = 0x%08x\n", x,                  debug("cpu%i:  ttb = 0x%08x  dacr = 0x%08x\n", x,
491                      cpu->cd.arm.ttb, cpu->cd.arm.dacr);                      cpu->cd.arm.ttb, cpu->cd.arm.dacr);
492                  debug("cpu%i:  fsr = 0x%08x  far = 0x%08x\n", x,                  debug("cpu%i:  fsr = 0x%08x  far = 0x%08x\n", x,
# Line 652  void arm_exception(struct cpu *cpu, int Line 689  void arm_exception(struct cpu *cpu, int
689                      "mode 0x%02x (pc=0x%x) ]\n", newmode, (int)cpu->pc);                      "mode 0x%02x (pc=0x%x) ]\n", newmode, (int)cpu->pc);
690                  /*  exit(1);  */                  /*  exit(1);  */
691          }          }
692  #if 0  
 if (oldmode==0x10 && newmode ==0x17 && cpu->pc == 0x1644f0)  
 single_step = 1;  
 /* 00008554 */  
 #endif  
693          cpu->cd.arm.cpsr |= ARM_FLAG_I;          cpu->cd.arm.cpsr |= ARM_FLAG_I;
694          if (exception_nr == ARM_EXCEPTION_RESET ||          if (exception_nr == ARM_EXCEPTION_RESET ||
695              exception_nr == ARM_EXCEPTION_FIQ)              exception_nr == ARM_EXCEPTION_FIQ)
# Line 696  int arm_cpu_interrupt(struct cpu *cpu, u Line 729  int arm_cpu_interrupt(struct cpu *cpu, u
729                          cpu->machine->md_interrupt(cpu->machine,                          cpu->machine->md_interrupt(cpu->machine,
730                              cpu, irq_nr, 1);                              cpu, irq_nr, 1);
731                  else                  else
732                          fatal("arm_cpu_interrupt(): md_interrupt == NULL\n");                          fatal("arm_cpu_interrupt(): irq_nr=%i md_interrupt =="
733                                " NULL\n", (int)irq_nr);
734          } else {          } else {
735                  /*  Assert ARM IRQs:  */                  /*  Assert ARM IRQs:  */
736                  cpu->cd.arm.irq_asserted = 1;                  cpu->cd.arm.irq_asserted = 1;
# Line 1229  int arm_cpu_disassemble_instr(struct cpu Line 1263  int arm_cpu_disassemble_instr(struct cpu
1263                   *  xxxx1100 0100nnnn ddddcccc oooommmm    MCRR c,op,Rd,Rn,CRm                   *  xxxx1100 0100nnnn ddddcccc oooommmm    MCRR c,op,Rd,Rn,CRm
1264                   *  xxxx1100 0101nnnn ddddcccc oooommmm    MRRC c,op,Rd,Rn,CRm                   *  xxxx1100 0101nnnn ddddcccc oooommmm    MRRC c,op,Rd,Rn,CRm
1265                   */                   */
1266                    if ((iw & 0x0fe00fff) == 0x0c400000) {
1267                            debug("%s%s\t", iw & 0x100000? "mra" : "mar",
1268                                condition);
1269                            if (iw & 0x100000)
1270                                    debug("%s,%s,acc0\n",
1271                                        arm_regname[r12], arm_regname[r16]);
1272                            else
1273                                    debug("acc0,%s,%s\n",
1274                                        arm_regname[r12], arm_regname[r16]);
1275                            break;
1276                    }
1277                  if ((iw & 0x0fe00000) == 0x0c400000) {                  if ((iw & 0x0fe00000) == 0x0c400000) {
1278                          debug("%s%s\t", iw & 0x100000? "mrrc" : "mcrr",                          debug("%s%s\t", iw & 0x100000? "mrrc" : "mcrr",
1279                              condition);                              condition);
# Line 1245  int arm_cpu_disassemble_instr(struct cpu Line 1290  int arm_cpu_disassemble_instr(struct cpu
1290                   *  xxxx1110 oooonnnn ddddpppp qqq0mmmm         CDP                   *  xxxx1110 oooonnnn ddddpppp qqq0mmmm         CDP
1291                   *  xxxx1110 oooLNNNN ddddpppp qqq1MMMM         MRC/MCR                   *  xxxx1110 oooLNNNN ddddpppp qqq1MMMM         MRC/MCR
1292                   */                   */
1293                    if ((iw & 0x0ff00ff0) == 0x0e200010) {
1294                            /*  Special case: mia* DSP instructions  */
1295                            switch ((iw >> 16) & 0xf) {
1296                            case  0: debug("mia"); break;
1297                            case  8: debug("miaph"); break;
1298                            case 12: debug("miaBB"); break;
1299                            case 13: debug("miaTB"); break;
1300                            case 14: debug("miaBT"); break;
1301                            case 15: debug("miaTT"); break;
1302                            default: debug("UNKNOWN mia vector instruction?");
1303                            }
1304                            debug("%s\t", condition);
1305                            debug("acc%i,%s,%s\n", ((iw >> 5) & 7),
1306                                arm_regname[iw & 15], arm_regname[r12]);
1307                            break;
1308                    }
1309                  if (iw & 0x10) {                  if (iw & 0x10) {
1310                          debug("%s%s\t",                          debug("%s%s\t",
1311                              (iw & 0x00100000)? "mrc" : "mcr", condition);                              (iw & 0x00100000)? "mrc" : "mcr", condition);
Legend:
Removed from v.21  
changed lines
  Added in v.22
  ViewVC Help
Powered by ViewVC 1.1.26