/[gxemul]/trunk/src/cpus/cpu_arm.c
This is repository of my old source code which isn't updated any more. Go to git.rot13.org for current projects!
ViewVC logotype

Diff of /trunk/src/cpus/cpu_arm.c

Parent Directory Parent Directory | Revision Log Revision Log | View Patch Patch

revision 18 by dpavlin, Mon Oct 8 16:19:11 2007 UTC revision 28 by dpavlin, Mon Oct 8 16:20:26 2007 UTC
# Line 1  Line 1 
1  /*  /*
2   *  Copyright (C) 2005  Anders Gavare.  All rights reserved.   *  Copyright (C) 2005-2006  Anders Gavare.  All rights reserved.
3   *   *
4   *  Redistribution and use in source and binary forms, with or without   *  Redistribution and use in source and binary forms, with or without
5   *  modification, are permitted provided that the following conditions are met:   *  modification, are permitted provided that the following conditions are met:
# Line 25  Line 25 
25   *  SUCH DAMAGE.   *  SUCH DAMAGE.
26   *   *
27   *   *
28   *  $Id: cpu_arm.c,v 1.35 2005/10/23 14:24:13 debug Exp $   *  $Id: cpu_arm.c,v 1.61 2006/07/16 13:32:26 debug Exp $
29   *   *
30   *  ARM CPU emulation.   *  ARM CPU emulation.
31   *   *
32     *
33   *  A good source of quick info on ARM instruction encoding:   *  A good source of quick info on ARM instruction encoding:
34   *   *
35   *      http://www.pinknoise.demon.co.uk/ARMinstrs/ARMinstrs.html   *      http://www.pinknoise.demon.co.uk/ARMinstrs/ARMinstrs.html
  *  
  *  (Most "xxxx0101..." and similar strings in this file are from that URL,  
  *  or from the ARM manual.)  
36   */   */
37    
38  #include <stdio.h>  #include <stdio.h>
# Line 47  Line 45 
45  #include "machine.h"  #include "machine.h"
46  #include "memory.h"  #include "memory.h"
47  #include "misc.h"  #include "misc.h"
48    #include "of.h"
49  #include "symbol.h"  #include "symbol.h"
50    
51  #define DYNTRANS_32  #define DYNTRANS_32
# Line 62  static char *arm_dpiname[16] = ARM_DPI_N Line 61  static char *arm_dpiname[16] = ARM_DPI_N
61  static int arm_dpi_uses_d[16] = { 1,1,1,1,1,1,1,1,0,0,0,0,1,1,1,1 };  static int arm_dpi_uses_d[16] = { 1,1,1,1,1,1,1,1,0,0,0,0,1,1,1,1 };
62  static int arm_dpi_uses_n[16] = { 1,1,1,1,1,1,1,1,1,1,1,1,1,0,1,0 };  static int arm_dpi_uses_n[16] = { 1,1,1,1,1,1,1,1,1,1,1,1,1,0,1,0 };
63    
64    static int arm_exception_to_mode[N_ARM_EXCEPTIONS] = ARM_EXCEPTION_TO_MODE;
65    
66  /*  For quick_pc_to_pointers():  */  /*  For quick_pc_to_pointers():  */
67  #include "arm_quick_pc_to_pointers.h"  void arm_pc_to_pointers(struct cpu *cpu);
68    #include "quick_pc_to_pointers.h"
69    
70    
71  /*  /*
# Line 90  int arm_cpu_new(struct cpu *cpu, struct Line 92  int arm_cpu_new(struct cpu *cpu, struct
92          if (found == -1)          if (found == -1)
93                  return 0;                  return 0;
94    
95            cpu->run_instr = arm_run_instr;
96          cpu->memory_rw = arm_memory_rw;          cpu->memory_rw = arm_memory_rw;
97          cpu->update_translation_table = arm_update_translation_table;          cpu->update_translation_table = arm_update_translation_table;
98          cpu->invalidate_translation_caches =          cpu->invalidate_translation_caches =
99              arm_invalidate_translation_caches;              arm_invalidate_translation_caches;
100          cpu->invalidate_code_translation = arm_invalidate_code_translation;          cpu->invalidate_code_translation = arm_invalidate_code_translation;
101          cpu->translate_address = arm_translate_address;          cpu->translate_v2p = arm_translate_v2p;
102    
103          cpu->cd.arm.cpu_type    = cpu_type_defs[found];          cpu->cd.arm.cpu_type = cpu_type_defs[found];
104          cpu->name               = cpu->cd.arm.cpu_type.name;          cpu->name            = cpu->cd.arm.cpu_type.name;
105          cpu->is_32bit           = 1;          cpu->is_32bit        = 1;
106    
107          cpu->cd.arm.cpsr = ARM_FLAG_I | ARM_FLAG_F;          cpu->cd.arm.cpsr = ARM_FLAG_I | ARM_FLAG_F;
108          cpu->cd.arm.control = ARM_CONTROL_PROG32 | ARM_CONTROL_DATA32          cpu->cd.arm.control = ARM_CONTROL_PROG32 | ARM_CONTROL_DATA32
109              | ARM_CONTROL_CACHE | ARM_CONTROL_ICACHE | ARM_CONTROL_ALIGN;              | ARM_CONTROL_CACHE | ARM_CONTROL_ICACHE | ARM_CONTROL_ALIGN;
110            /*  TODO: default auxctrl contents  */
111    
112          if (cpu->machine->prom_emulation) {          if (cpu->machine->prom_emulation) {
113                  cpu->cd.arm.cpsr |= ARM_MODE_SVC32;                  cpu->cd.arm.cpsr |= ARM_MODE_SVC32;
# Line 128  int arm_cpu_new(struct cpu *cpu, struct Line 132  int arm_cpu_new(struct cpu *cpu, struct
132                  }                  }
133          }          }
134    
135            /*  TODO: Some of these values (iway and dway) aren't used yet:  */
136            cpu->cd.arm.cachetype =
137                  (5 << ARM_CACHETYPE_CLASS_SHIFT)
138                | (1 << ARM_CACHETYPE_HARVARD_SHIFT)
139                | ((cpu->cd.arm.cpu_type.dcache_shift - 9) <<
140                    ARM_CACHETYPE_DSIZE_SHIFT)
141                | (5 << ARM_CACHETYPE_DASSOC_SHIFT)         /*  32-way  */
142                | (2 << ARM_CACHETYPE_DLINE_SHIFT)          /*  8 words/line  */
143                | ((cpu->cd.arm.cpu_type.icache_shift - 9) <<
144                    ARM_CACHETYPE_ISIZE_SHIFT)
145                | (5 << ARM_CACHETYPE_IASSOC_SHIFT)         /*  32-way  */
146                | (2 << ARM_CACHETYPE_ILINE_SHIFT);         /*  8 words/line  */
147    
148          /*  Coprocessor 15 = the system control coprocessor.  */          /*  Coprocessor 15 = the system control coprocessor.  */
149          cpu->cd.arm.coproc[15] = arm_coproc_15;          cpu->cd.arm.coproc[15] = arm_coproc_15;
150    
151            /*  Coprocessor 14 for XScale:  */
152            if (cpu->cd.arm.cpu_type.flags & ARM_XSCALE)
153                    cpu->cd.arm.coproc[14] = arm_coproc_xscale_14;
154    
155          /*          /*
156           *  NOTE/TODO: Ugly hack for OpenFirmware emulation:           *  NOTE/TODO: Ugly hack for OpenFirmware emulation:
157           */           */
# Line 140  int arm_cpu_new(struct cpu *cpu, struct Line 161  int arm_cpu_new(struct cpu *cpu, struct
161                  store_32bit_word(cpu, cpu->cd.arm.of_emul_addr, 0xef8c64be);                  store_32bit_word(cpu, cpu->cd.arm.of_emul_addr, 0xef8c64be);
162          }          }
163    
164            cpu->cd.arm.flags = cpu->cd.arm.cpsr >> 28;
165    
166          return 1;          return 1;
167  }  }
168    
# Line 163  void arm_setup_initial_translation_table Line 186  void arm_setup_initial_translation_table
186          }          }
187    
188          cpu->cd.arm.control |= ARM_CONTROL_MMU;          cpu->cd.arm.control |= ARM_CONTROL_MMU;
189          cpu->translate_address = arm_translate_address_mmu;          cpu->translate_v2p = arm_translate_v2p_mmu;
190          cpu->cd.arm.dacr |= 0x00000003;          cpu->cd.arm.dacr |= 0x00000003;
191          cpu->cd.arm.ttb = ttb_addr;          cpu->cd.arm.ttb = ttb_addr;
192    
# Line 299  void arm_cpu_register_match(struct machi Line 322  void arm_cpu_register_match(struct machi
322                                  m->cpus[cpunr]->cd.arm.r[i] = *valuep;                                  m->cpus[cpunr]->cd.arm.r[i] = *valuep;
323                                  if (i == ARM_PC)                                  if (i == ARM_PC)
324                                          m->cpus[cpunr]->pc = *valuep;                                          m->cpus[cpunr]->pc = *valuep;
325                          } else                          } else {
326                                  *valuep = m->cpus[cpunr]->cd.arm.r[i];                                  *valuep = m->cpus[cpunr]->cd.arm.r[i];
327                                    if (i == ARM_PC)
328                                            *valuep = m->cpus[cpunr]->pc;
329                            }
330                          *match_register = 1;                          *match_register = 1;
331                  }                  }
332          }          }
# Line 322  void arm_cpu_register_dump(struct cpu *c Line 348  void arm_cpu_register_dump(struct cpu *c
348          int mode = cpu->cd.arm.cpsr & ARM_FLAG_MODE;          int mode = cpu->cd.arm.cpsr & ARM_FLAG_MODE;
349          int i, x = cpu->cpu_id;          int i, x = cpu->cpu_id;
350    
351            cpu->cd.arm.cpsr &= 0x0fffffff;
352            cpu->cd.arm.cpsr |= (cpu->cd.arm.flags << 28);
353    
354          if (gprs) {          if (gprs) {
355                  symbol = get_symbol_name(&cpu->machine->symbol_context,                  symbol = get_symbol_name(&cpu->machine->symbol_context,
356                      cpu->cd.arm.r[ARM_PC], &offset);                      cpu->pc, &offset);
357                  debug("cpu%i:  cpsr = ", x);                  debug("cpu%i:  cpsr = ", x);
358                  debug("%s%s%s%s%s%s",                  debug("%s%s%s%s%s%s",
359                      (cpu->cd.arm.cpsr & ARM_FLAG_N)? "N" : "n",                      (cpu->cd.arm.cpsr & ARM_FLAG_N)? "N" : "n",
# Line 334  void arm_cpu_register_dump(struct cpu *c Line 363  void arm_cpu_register_dump(struct cpu *c
363                      (cpu->cd.arm.cpsr & ARM_FLAG_I)? "I" : "i",                      (cpu->cd.arm.cpsr & ARM_FLAG_I)? "I" : "i",
364                      (cpu->cd.arm.cpsr & ARM_FLAG_F)? "F" : "f");                      (cpu->cd.arm.cpsr & ARM_FLAG_F)? "F" : "f");
365                  if (mode < ARM_MODE_USR32)                  if (mode < ARM_MODE_USR32)
366                          debug("   pc =  0x%07x",                          debug("   pc =  0x%07x", (int)(cpu->pc & 0x03ffffff));
                             (int)(cpu->cd.arm.r[ARM_PC] & 0x03ffffff));  
367                  else                  else
368                          debug("   pc = 0x%08x", (int)cpu->cd.arm.r[ARM_PC]);                          debug("   pc = 0x%08x", (int)cpu->pc);
369    
370                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");                  debug("  <%s>\n", symbol != NULL? symbol : " no symbol ");
371    
# Line 374  void arm_cpu_register_dump(struct cpu *c Line 402  void arm_cpu_register_dump(struct cpu *c
402                  }                  }
403    
404                  if (m != ARM_MODE_USR32 && m != ARM_MODE_SYS32) {                  if (m != ARM_MODE_USR32 && m != ARM_MODE_SYS32) {
405                          debug("cpu%i:  usr r8..r14 =", x);                          debug("cpu%i:  usr r8-14:", x);
406                          for (i=0; i<7; i++)                          for (i=0; i<7; i++)
407                                  debug(" %08x", cpu->cd.arm.default_r8_r14[i]);                                  debug(" %08x", cpu->cd.arm.default_r8_r14[i]);
408                          debug("\n");                          debug("\n");
409                  }                  }
410    
411                  if (m != ARM_MODE_FIQ32) {                  if (m != ARM_MODE_FIQ32) {
412                          debug("cpu%i:  fiq r8..r14 =", x);                          debug("cpu%i:  fiq r8-14:", x);
413                          for (i=0; i<7; i++)                          for (i=0; i<7; i++)
414                                  debug(" %08x", cpu->cd.arm.fiq_r8_r14[i]);                                  debug(" %08x", cpu->cd.arm.fiq_r8_r14[i]);
415                          debug("\n");                          debug("\n");
416                  }                  }
417    
418                  if (m != ARM_MODE_IRQ32) {                  if (m != ARM_MODE_IRQ32) {
419                          debug("cpu%i:  irq r13..r14 =", x);                          debug("cpu%i:  irq r13-14:", x);
420                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
421                                  debug(" %08x", cpu->cd.arm.irq_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.irq_r13_r14[i]);
422                          debug("\n");                          debug("\n");
423                  }                  }
424    
425                  if (m != ARM_MODE_SVC32) {                  if (m != ARM_MODE_SVC32) {
426                          debug("cpu%i:  svc r13..r14 =", x);                          debug("cpu%i:  svc r13-14:", x);
427                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
428                                  debug(" %08x", cpu->cd.arm.svc_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.svc_r13_r14[i]);
429                          debug("\n");                          debug("\n");
430                  }                  }
431    
432                  if (m != ARM_MODE_ABT32) {                  if (m != ARM_MODE_ABT32) {
433                          debug("cpu%i:  abt r13..r14 =", x);                          debug("cpu%i:  abt r13-14:", x);
434                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
435                                  debug(" %08x", cpu->cd.arm.abt_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.abt_r13_r14[i]);
436                          debug("\n");                          debug("\n");
437                  }                  }
438    
439                  if (m != ARM_MODE_UND32) {                  if (m != ARM_MODE_UND32) {
440                          debug("cpu%i:  und r13..r14 =", x);                          debug("cpu%i:  und r13-14:", x);
441                          for (i=0; i<2; i++)                          for (i=0; i<2; i++)
442                                  debug(" %08x", cpu->cd.arm.und_r13_r14[i]);                                  debug(" %08x", cpu->cd.arm.und_r13_r14[i]);
443                          debug("\n");                          debug("\n");
# Line 446  void arm_cpu_register_dump(struct cpu *c Line 474  void arm_cpu_register_dump(struct cpu *c
474                      cpu->cd.arm.control &                      cpu->cd.arm.control &
475                      ARM_CONTROL_V? "yes (0xffff0000)" : "no");                      ARM_CONTROL_V? "yes (0xffff0000)" : "no");
476    
477                    /*  TODO: auxctrl on which CPU types?  */
478                    if (cpu->cd.arm.cpu_type.flags & ARM_XSCALE) {
479                            debug("cpu%i:  auxctrl = 0x%08x\n", x,
480                                cpu->cd.arm.auxctrl);
481                            debug("cpu%i:      minidata cache attr = 0x%x\n", x,
482                                (cpu->cd.arm.auxctrl & ARM_AUXCTRL_MD)
483                                >> ARM_AUXCTRL_MD_SHIFT);
484                            debug("cpu%i:      page table memory attr: %i\n", x,
485                                (cpu->cd.arm.auxctrl & ARM_AUXCTRL_P)? 1 : 0);
486                            debug("cpu%i:      write buffer coalescing: %s\n", x,
487                                (cpu->cd.arm.auxctrl & ARM_AUXCTRL_K)?
488                                "disabled" : "enabled");
489                    }
490    
491                  debug("cpu%i:  ttb = 0x%08x  dacr = 0x%08x\n", x,                  debug("cpu%i:  ttb = 0x%08x  dacr = 0x%08x\n", x,
492                      cpu->cd.arm.ttb, cpu->cd.arm.dacr);                      cpu->cd.arm.ttb, cpu->cd.arm.dacr);
493                  debug("cpu%i:  fsr = 0x%08x  far = 0x%08x\n", x,                  debug("cpu%i:  fsr = 0x%08x  far = 0x%08x\n", x,
# Line 455  void arm_cpu_register_dump(struct cpu *c Line 497  void arm_cpu_register_dump(struct cpu *c
497    
498    
499  /*  /*
  *  arm_cpu_show_full_statistics():  
  *  
  *  Show detailed statistics on opcode usage on each cpu.  
  */  
 void arm_cpu_show_full_statistics(struct machine *m)  
 {  
         fatal("arm_cpu_show_full_statistics(): TODO\n");  
 }  
   
   
 /*  
  *  arm_cpu_tlbdump():  
  *  
  *  Called from the debugger to dump the TLB in a readable format.  
  *  x is the cpu number to dump, or -1 to dump all CPUs.  
  *  
  *  If rawflag is nonzero, then the TLB contents isn't formated nicely,  
  *  just dumped.  
  */  
 void arm_cpu_tlbdump(struct machine *m, int x, int rawflag)  
 {  
         fatal("arm_cpu_tlbdump(): TODO\n");  
 }  
   
   
 /*  
500   *  arm_save_register_bank():   *  arm_save_register_bank():
501   */   */
502  void arm_save_register_bank(struct cpu *cpu)  void arm_save_register_bank(struct cpu *cpu)
# Line 579  void arm_load_register_bank(struct cpu * Line 595  void arm_load_register_bank(struct cpu *
595   */   */
596  void arm_exception(struct cpu *cpu, int exception_nr)  void arm_exception(struct cpu *cpu, int exception_nr)
597  {  {
         int arm_exception_to_mode[N_ARM_EXCEPTIONS] = ARM_EXCEPTION_TO_MODE;  
598          int oldmode, newmode;          int oldmode, newmode;
599          uint32_t retaddr;          uint32_t retaddr;
600    
# Line 633  void arm_exception(struct cpu *cpu, int Line 648  void arm_exception(struct cpu *cpu, int
648    
649          arm_save_register_bank(cpu);          arm_save_register_bank(cpu);
650    
651            cpu->cd.arm.cpsr &= 0x0fffffff;
652            cpu->cd.arm.cpsr |= (cpu->cd.arm.flags << 28);
653    
654          switch (arm_exception_to_mode[exception_nr]) {          switch (arm_exception_to_mode[exception_nr]) {
655          case ARM_MODE_SVC32:          case ARM_MODE_SVC32:
656                  cpu->cd.arm.spsr_svc = cpu->cd.arm.cpsr; break;                  cpu->cd.arm.spsr_svc = cpu->cd.arm.cpsr; break;
# Line 659  void arm_exception(struct cpu *cpu, int Line 677  void arm_exception(struct cpu *cpu, int
677          cpu->cd.arm.cpsr &= ~ARM_FLAG_MODE;          cpu->cd.arm.cpsr &= ~ARM_FLAG_MODE;
678          cpu->cd.arm.cpsr |= arm_exception_to_mode[exception_nr];          cpu->cd.arm.cpsr |= arm_exception_to_mode[exception_nr];
679    
680            /*
681             *  Usually, an exception should change modes (so that saved status
682             *  bits don't get lost). However, Linux on ARM seems to use floating
683             *  point instructions in the kernel (!), and it emulates those using
684             *  its own fp emulation code. This leads to a situation where we
685             *  sometimes change from SVC32 to SVC32.
686             */
687          newmode = cpu->cd.arm.cpsr & ARM_FLAG_MODE;          newmode = cpu->cd.arm.cpsr & ARM_FLAG_MODE;
688          if (oldmode == newmode) {          if (oldmode == newmode && oldmode != ARM_MODE_SVC32) {
689                  fatal("Exception caused no mode change? TODO\n");                  fatal("[ WARNING! Exception caused no mode change? "
690                  exit(1);                      "mode 0x%02x (pc=0x%x) ]\n", newmode, (int)cpu->pc);
691                    /*  exit(1);  */
692          }          }
693    
694          cpu->cd.arm.cpsr |= ARM_FLAG_I;          cpu->cd.arm.cpsr |= ARM_FLAG_I;
# Line 673  void arm_exception(struct cpu *cpu, int Line 699  void arm_exception(struct cpu *cpu, int
699          /*  Load the new register bank, if we switched:  */          /*  Load the new register bank, if we switched:  */
700          arm_load_register_bank(cpu);          arm_load_register_bank(cpu);
701    
702          /*  Set the return address and new PC:  */          /*
703             *  Set the return address and new PC.
704             *
705             *  NOTE: r[ARM_PC] is also set; see cpu_arm_instr_loadstore.c for
706             *  details. (If an exception occurs during a load into the pc
707             *  register, the code in that file assumes that the r[ARM_PC]
708             *  was changed to the address of the exception handler.)
709             */
710          cpu->cd.arm.r[ARM_LR] = retaddr;          cpu->cd.arm.r[ARM_LR] = retaddr;
   
711          cpu->pc = cpu->cd.arm.r[ARM_PC] = exception_nr * 4 +          cpu->pc = cpu->cd.arm.r[ARM_PC] = exception_nr * 4 +
712              ((cpu->cd.arm.control & ARM_CONTROL_V)? 0xffff0000 : 0);              ((cpu->cd.arm.control & ARM_CONTROL_V)? 0xffff0000 : 0);
713          quick_pc_to_pointers(cpu);          quick_pc_to_pointers(cpu);
# Line 683  void arm_exception(struct cpu *cpu, int Line 715  void arm_exception(struct cpu *cpu, int
715    
716    
717  /*  /*
718     *  arm_cpu_tlbdump():
719     *
720     *  Called from the debugger to dump the TLB in a readable format.
721     *  x is the cpu number to dump, or -1 to dump all CPUs.
722     *
723     *  If rawflag is nonzero, then the TLB contents isn't formated nicely,
724     *  just dumped.
725     */
726    void arm_cpu_tlbdump(struct machine *m, int x, int rawflag)
727    {
728    }
729    
730    
731    static void add_response_word(struct cpu *cpu, char *r, uint32_t value,
732            size_t maxlen)
733    {
734            if (cpu->byte_order == EMUL_LITTLE_ENDIAN) {
735                    value = ((value & 0xff) << 24) +
736                            ((value & 0xff00) << 8) +
737                            ((value & 0xff0000) >> 8) +
738                            ((value & 0xff000000) >> 24);
739            }
740            snprintf(r + strlen(r), maxlen - strlen(r), "%08"PRIx32, value);
741    }
742    
743    
744    /*
745     *  arm_cpu_gdb_stub():
746     *
747     *  Execute a "remote GDB" command. Returns a newly allocated response string
748     *  on success, NULL on failure.
749     */
750    char *arm_cpu_gdb_stub(struct cpu *cpu, char *cmd)
751    {
752            if (strcmp(cmd, "g") == 0) {
753                    /*  15 gprs, pc, 8 fprs, fps, cpsr.  */
754                    int i;
755                    char *r;
756                    size_t len = 1 + 18 * sizeof(uint32_t);
757                    r = malloc(len);
758                    if (r == NULL) {
759                            fprintf(stderr, "out of memory\n");
760                            exit(1);
761                    }
762                    r[0] = '\0';
763                    for (i=0; i<15; i++)
764                            add_response_word(cpu, r, cpu->cd.arm.r[i], len);
765                    add_response_word(cpu, r, cpu->pc, len);
766                    /*  TODO: fprs:  */
767                    for (i=0; i<8; i++)
768                            add_response_word(cpu, r, 0, len);
769                    /*  TODO: fps  */
770                    add_response_word(cpu, r, 0, len);
771                    add_response_word(cpu, r, cpu->cd.arm.cpsr, len);
772                    return r;
773            }
774    
775            if (cmd[0] == 'p') {
776                    int regnr = strtol(cmd + 1, NULL, 16);
777                    size_t len = 2 * sizeof(uint32_t) + 1;
778                    char *r = malloc(len);
779                    r[0] = '\0';
780                    if (regnr == ARM_PC) {
781                            add_response_word(cpu, r, cpu->pc, len);
782                    } else if (regnr >= 0 && regnr < ARM_PC) {
783                            add_response_word(cpu, r, cpu->cd.arm.r[regnr], len);
784                    } else if (regnr >= 0x10 && regnr <= 0x17) {
785                            /*  TODO: fprs  */
786                            add_response_word(cpu, r, 0, len);
787                            add_response_word(cpu, r, 0, len);
788                            add_response_word(cpu, r, 0, len);
789                    } else if (regnr == 0x18) {
790                            /*  TODO: fps  */
791                            add_response_word(cpu, r, 0, len);
792                    } else if (regnr == 0x19) {
793                            add_response_word(cpu, r, cpu->cd.arm.cpsr, len);
794                    }
795                    return r;
796            }
797    
798            fatal("arm_cpu_gdb_stub(): TODO\n");
799            return NULL;
800    }
801    
802    
803    /*
804   *  arm_cpu_interrupt():   *  arm_cpu_interrupt():
805   *   *
806   *  0..31 are used as footbridge interrupt numbers, 32..47 = ISA,   *  0..31 are used as footbridge interrupt numbers, 32..47 = ISA,
# Line 692  void arm_exception(struct cpu *cpu, int Line 810  void arm_exception(struct cpu *cpu, int
810   */   */
811  int arm_cpu_interrupt(struct cpu *cpu, uint64_t irq_nr)  int arm_cpu_interrupt(struct cpu *cpu, uint64_t irq_nr)
812  {  {
813          /*  fatal("arm_cpu_interrupt(): 0x%llx\n", (int)irq_nr);  */          /*  fatal("arm_cpu_interrupt(): 0x%x\n", (int)irq_nr);  */
814          if (irq_nr <= 64) {          if (irq_nr <= 64) {
815                  if (cpu->machine->md_interrupt != NULL)                  if (cpu->machine->md_interrupt != NULL)
816                          cpu->machine->md_interrupt(cpu->machine,                          cpu->machine->md_interrupt(cpu->machine,
817                              cpu, irq_nr, 1);                              cpu, irq_nr, 1);
818                  else                  else
819                          fatal("arm_cpu_interrupt(): md_interrupt == NULL\n");                          fatal("arm_cpu_interrupt(): irq_nr=%i md_interrupt =="
820                                " NULL\n", (int)irq_nr);
821          } else {          } else {
822                  /*  Assert ARM IRQs:  */                  /*  Assert ARM IRQs:  */
823                  cpu->cd.arm.irq_asserted = 1;                  cpu->cd.arm.irq_asserted = 1;
# Line 739  int arm_cpu_interrupt_ack(struct cpu *cp Line 858  int arm_cpu_interrupt_ack(struct cpu *cp
858   *  cpu->pc for relative addresses.   *  cpu->pc for relative addresses.
859   */                       */                    
860  int arm_cpu_disassemble_instr(struct cpu *cpu, unsigned char *ib,  int arm_cpu_disassemble_instr(struct cpu *cpu, unsigned char *ib,
861          int running, uint64_t dumpaddr, int bintrans)          int running, uint64_t dumpaddr)
862  {  {
863          uint32_t iw, tmp;          uint32_t iw, tmp;
864          int main_opcode, secondary_opcode, s_bit, r16, r12, r8;          int main_opcode, secondary_opcode, s_bit, r16, r12, r8;
# Line 812  int arm_cpu_disassemble_instr(struct cpu Line 931  int arm_cpu_disassemble_instr(struct cpu
931                          int a_bit = (iw >> 21) & 1;                          int a_bit = (iw >> 21) & 1;
932                          debug("%s%sl%s%s\t", u_bit? "s" : "u",                          debug("%s%sl%s%s\t", u_bit? "s" : "u",
933                              a_bit? "mla" : "mul", condition, s_bit? "s" : "");                              a_bit? "mla" : "mul", condition, s_bit? "s" : "");
934                          debug("%s,", arm_regname[r12]);                          debug("%s,%s,", arm_regname[r12], arm_regname[r16]);
935                          debug("%s,", arm_regname[r16]);                          debug("%s,%s\n", arm_regname[iw&15], arm_regname[r8]);
936                          debug("%s,", arm_regname[iw & 15]);                          break;
937                          debug("%s\n", arm_regname[r8]);                  }
938    
939                    /*
940                     *  xxxx0001 0000nnnn dddd0000 0101mmmm  qadd Rd,Rm,Rn
941                     *  xxxx0001 0010nnnn dddd0000 0101mmmm  qsub Rd,Rm,Rn
942                     *  xxxx0001 0100nnnn dddd0000 0101mmmm  qdadd Rd,Rm,Rn
943                     *  xxxx0001 0110nnnn dddd0000 0101mmmm  qdsub Rd,Rm,Rn
944                     */
945                    if ((iw & 0x0f900ff0) == 0x01000050) {
946                            debug("q%s%s%s\t", iw & 0x400000? "d" : "",
947                                iw & 0x200000? "sub" : "add", condition);
948                            debug("%s,%s,%s\n", arm_regname[r12],
949                                arm_regname[iw&15], arm_regname[r16]);
950                          break;                          break;
951                  }                  }
952    
# Line 873  int arm_cpu_disassemble_instr(struct cpu Line 1004  int arm_cpu_disassemble_instr(struct cpu
1004                  }                  }
1005    
1006                  /*                  /*
1007                     *  xxxx0001 01101111 dddd1111 0001mmmm    CLZ Rd,Rm
1008                     */
1009                    if ((iw & 0x0fff0ff0) == 0x016f0f10) {
1010                            debug("clz%s\t", condition);
1011                            debug("%s,%s\n", arm_regname[r12], arm_regname[iw&15]);
1012                            break;
1013                    }
1014    
1015                    /*
1016                     *  xxxx0001 0000dddd nnnnssss 1yx0mmmm  SMLAxy Rd,Rm,Rs,Rn
1017                     *  xxxx0001 0100dddd DDDDssss 1yx0mmmm  SMLALxy RdL,RdH,Rm,Rs
1018                     *  xxxx0001 0010dddd nnnnssss 1y00mmmm  SMLAWy Rd,Rm,Rs,Rn
1019                     *  xxxx0001 0110dddd 0000ssss 1yx0mmmm  SMULxy Rd,Rm,Rs
1020                     *  xxxx0001 0010dddd 0000ssss 1y10mmmm  SMULWy Rd,Rm,Rs
1021                     */
1022                    if ((iw & 0x0ff00090) == 0x01000080) {
1023                            debug("smla%s%s%s\t",
1024                                iw & 0x20? "t" : "b", iw & 0x40? "t" : "b",
1025                                condition);
1026                            debug("%s,%s,%s,%s\n", arm_regname[r16],
1027                                arm_regname[iw&15], arm_regname[r8],
1028                                arm_regname[r12]);
1029                            break;
1030                    }
1031                    if ((iw & 0x0ff00090) == 0x01400080) {
1032                            debug("smlal%s%s%s\t",
1033                                iw & 0x20? "t" : "b", iw & 0x40? "t" : "b",
1034                                condition);
1035                            debug("%s,%s,%s,%s\n", arm_regname[r12],
1036                                arm_regname[r16], arm_regname[iw&15],
1037                                arm_regname[r8]);
1038                            break;
1039                    }
1040                    if ((iw & 0x0ff000b0) == 0x01200080) {
1041                            debug("smlaw%s%s\t", iw & 0x40? "t" : "b",
1042                                condition);
1043                            debug("%s,%s,%s,%s\n", arm_regname[r16],
1044                                arm_regname[iw&15], arm_regname[r8],
1045                                arm_regname[r12]);
1046                            break;
1047                    }
1048                    if ((iw & 0x0ff0f090) == 0x01600080) {
1049                            debug("smul%s%s%s\t",
1050                                iw & 0x20? "t" : "b", iw & 0x40? "t" : "b",
1051                                condition);
1052                            debug("%s,%s,%s\n", arm_regname[r16],
1053                                arm_regname[iw&15], arm_regname[r8]);
1054                            break;
1055                    }
1056                    if ((iw & 0x0ff0f0b0) == 0x012000a0) {
1057                            debug("smulw%s%s\t", iw & 0x40? "t" : "b",
1058                                condition);
1059                            debug("%s,%s,%s\n", arm_regname[r16],
1060                                arm_regname[iw&15], arm_regname[r8]);
1061                            break;
1062                    }
1063    
1064                    /*
1065                   *  xxxx000P U1WLnnnn ddddHHHH 1SH1LLLL load/store rd,imm(rn)                   *  xxxx000P U1WLnnnn ddddHHHH 1SH1LLLL load/store rd,imm(rn)
1066                   */                   */
1067                  if ((iw & 0x0e000090) == 0x00000090) {                  if ((iw & 0x0e000090) == 0x00000090) {
# Line 1093  int arm_cpu_disassemble_instr(struct cpu Line 1282  int arm_cpu_disassemble_instr(struct cpu
1282                                  } else {                                  } else {
1283                                          tmpw[0] = addr = cpu->cd.arm.r[r12];                                          tmpw[0] = addr = cpu->cd.arm.r[r12];
1284                                          if (r12 == ARM_PC)                                          if (r12 == ARM_PC)
1285                                                  addr += 8;                                                  addr = cpu->pc + 8;
1286                                  }                                  }
1287                                  debug(": ");                                  debug(": ");
1288                                  if (b_bit)                                  if (b_bit)
# Line 1157  int arm_cpu_disassemble_instr(struct cpu Line 1346  int arm_cpu_disassemble_instr(struct cpu
1346                  break;                  break;
1347          case 0xc:                               /*  Coprocessor  */          case 0xc:                               /*  Coprocessor  */
1348          case 0xd:                               /*  LDC/STC  */          case 0xd:                               /*  LDC/STC  */
1349                    /*
1350                     *  xxxx1100 0100nnnn ddddcccc oooommmm    MCRR c,op,Rd,Rn,CRm
1351                     *  xxxx1100 0101nnnn ddddcccc oooommmm    MRRC c,op,Rd,Rn,CRm
1352                     */
1353                    if ((iw & 0x0fe00fff) == 0x0c400000) {
1354                            debug("%s%s\t", iw & 0x100000? "mra" : "mar",
1355                                condition);
1356                            if (iw & 0x100000)
1357                                    debug("%s,%s,acc0\n",
1358                                        arm_regname[r12], arm_regname[r16]);
1359                            else
1360                                    debug("acc0,%s,%s\n",
1361                                        arm_regname[r12], arm_regname[r16]);
1362                            break;
1363                    }
1364                    if ((iw & 0x0fe00000) == 0x0c400000) {
1365                            debug("%s%s\t", iw & 0x100000? "mrrc" : "mcrr",
1366                                condition);
1367                            debug("%i,%i,%s,%s,cr%i\n", r8, (iw >> 4) & 15,
1368                                arm_regname[r12], arm_regname[r16], iw & 15);
1369                            break;
1370                    }
1371    
1372                  /*  xxxx110P UNWLnnnn DDDDpppp oooooooo LDC/STC  */                  /*  xxxx110P UNWLnnnn DDDDpppp oooooooo LDC/STC  */
1373                  debug("TODO: coprocessor LDC/STC\n");                  debug("TODO: coprocessor LDC/STC\n");
1374                  break;                  break;
# Line 1165  int arm_cpu_disassemble_instr(struct cpu Line 1377  int arm_cpu_disassemble_instr(struct cpu
1377                   *  xxxx1110 oooonnnn ddddpppp qqq0mmmm         CDP                   *  xxxx1110 oooonnnn ddddpppp qqq0mmmm         CDP
1378                   *  xxxx1110 oooLNNNN ddddpppp qqq1MMMM         MRC/MCR                   *  xxxx1110 oooLNNNN ddddpppp qqq1MMMM         MRC/MCR
1379                   */                   */
1380                    if ((iw & 0x0ff00ff0) == 0x0e200010) {
1381                            /*  Special case: mia* DSP instructions  */
1382                            switch ((iw >> 16) & 0xf) {
1383                            case  0: debug("mia"); break;
1384                            case  8: debug("miaph"); break;
1385                            case 12: debug("miaBB"); break;
1386                            case 13: debug("miaTB"); break;
1387                            case 14: debug("miaBT"); break;
1388                            case 15: debug("miaTT"); break;
1389                            default: debug("UNKNOWN mia vector instruction?");
1390                            }
1391                            debug("%s\t", condition);
1392                            debug("acc%i,%s,%s\n", ((iw >> 5) & 7),
1393                                arm_regname[iw & 15], arm_regname[r12]);
1394                            break;
1395                    }
1396                  if (iw & 0x10) {                  if (iw & 0x10) {
1397                          debug("%s%s\t",                          debug("%s%s\t",
1398                              (iw & 0x00100000)? "mrc" : "mcr", condition);                              (iw & 0x00100000)? "mrc" : "mcr", condition);
# Line 1221  void arm_mcr_mrc(struct cpu *cpu, uint32 Line 1449  void arm_mcr_mrc(struct cpu *cpu, uint32
1449                  cpu->cd.arm.coproc[cp_num](cpu, opcode1, opcode2, l_bit,                  cpu->cd.arm.coproc[cp_num](cpu, opcode1, opcode2, l_bit,
1450                      crn, crm, rd);                      crn, crm, rd);
1451          else {          else {
1452                  fatal("arm_mcr_mrc: pc=0x%08x, iword=0x%08x: "                  fatal("[ arm_mcr_mrc: pc=0x%08x, iword=0x%08x: "
1453                      "cp_num=%i\n", (int)cpu->pc, iword, cp_num);                      "cp_num=%i ]\n", (int)cpu->pc, iword, cp_num);
1454                  exit(1);                  arm_exception(cpu, ARM_EXCEPTION_UND);
1455                    /*  exit(1);  */
1456          }          }
1457  }  }
1458    
# Line 1238  void arm_mcr_mrc(struct cpu *cpu, uint32 Line 1467  void arm_mcr_mrc(struct cpu *cpu, uint32
1467   */   */
1468  void arm_cdp(struct cpu *cpu, uint32_t iword)  void arm_cdp(struct cpu *cpu, uint32_t iword)
1469  {  {
1470          fatal("arm_cdp: pc=0x%08x, iword=0x%08x\n", (int)cpu->pc, iword);          fatal("[ arm_cdp: pc=0x%08x, iword=0x%08x ]\n", (int)cpu->pc, iword);
1471          exit(1);          arm_exception(cpu, ARM_EXCEPTION_UND);
1472            /*  exit(1);  */
1473  }  }
1474    
1475    
Legend:
Removed from v.18  
changed lines
  Added in v.28
  ViewVC Help
Powered by ViewVC 1.1.26